[发明专利]三维存储器的制造方法及三维存储器

说明书

本发明提供一种三维存储器的制造方法及三维存储器，在三维存储器的制造方法中，由于台阶区上第一堆叠结构顶部的部分常规半导体层替换为替代半导体层，且在刻蚀第一堆叠结构顶部的常规半导体层时，替代半导体层的刻蚀速率高于常规半导体层的刻蚀速率，使得刻蚀形成的栅线分隔槽在阵列区和台阶区的刻蚀深度不一样，基于此，后续在栅线分隔槽的侧壁上形成的阻挡层会遮挡住台阶区上第一堆叠结构中部的常规半导体层，通过栅线分隔槽的底部湿法刻蚀去除第一堆叠结构中部的常规半导体层时，台阶区上第一堆叠结构中部的常规半导体层被保护柱，强化了台阶区底部的支撑架构，简化了台阶区上虚拟沟道结构的支撑需求，并降低了虚拟沟道结构的工艺难度。

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种三维存储器的制造方法及三维存储器。

背景技术

三维存储器是一种堆栈数据单元的技术，目前已可实现32层及以上数据单元的堆栈，其克服了平面存储器实际扩展极限的限制，进一步提高了存储容量，降低了每一数据位的存储成本，降低了能耗。随着三维存储器的不断发展，更高的集成度，更低的成本投入成为推动其不断前进的原动力。

但是，随着三维存储器的层数不断升高，整体架构的稳定性成为制约工艺开发的关键因素之一：在目前的生产制造工艺中，随着层数升高，传统的SONO沟道孔刻蚀工艺已经接近瓶颈，为匹配相关工艺，制程初期在堆叠层的底部引入“多晶硅+氮化硅+多晶硅”结构；而三维存储器架构最薄弱的环节，就是在去除底部氮化硅之后，而目前的生产制造工艺在这个阶段里，在阵列区使用导电沟道结构进行支撑，而台阶区使用虚拟沟道结构进行支撑，但是去除底层的氮化硅之后，三维存储器的结构存在较大的中空部位，整体架构稳定性不够。

因此，如何在引入“多晶硅+氮化硅+多晶硅”结构制程之后实现更稳定的三维存储器架构支撑，是目前亟待解决的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改进架构支撑的三维存储器的制造方法，用于解决上述技术问题。

为实现上述目的及其他相关目的，本发明提供一种三维存储器的制造方法，包括：

提供衬底，所述衬底包括阵列区和台阶区；

在所述衬底上形成第一堆叠结构，所述第一堆叠结构包括沿所述衬底到远离所述衬底的方向依次层叠设置的多层常规半导体层；

将所述台阶区上所述第一堆叠结构顶部的部分所述常规半导体层替换为第一替代半导体层；

形成第二堆叠结构，所述第二堆叠结构覆盖所述第一堆叠结构和所述第一替代半导体层；

刻蚀形成栅线分隔槽，所述阵列区上的刻蚀穿过所述第二堆叠结构后停留在所述第一堆叠结构顶部的所述常规半导体层中，所述台阶区上的刻蚀穿过所述第二堆叠结构、所述第一替代半导体层后停留在所述第一堆叠结构底部的所述常规半导体层中；

其中，在刻蚀所述第一堆叠结构顶部的所述常规半导体层时，所述第一替代半导体层的刻蚀速率高于所述常规半导体层的刻蚀速率。

可选地，所述第一堆叠结构包括沿所述衬底到远离所述衬底的方向依次层叠设置的第一半导体层、第二半导体层及第三半导体层。

可选地，将所述台阶区上所述第一堆叠结构顶部的部分所述常规半导体层替换为所述第一替代半导体层的步骤包括：

刻蚀所述第三半导体层，去除所述台阶区上的至少部分所述第三半导体层；

在所述第三半导体层被刻蚀去除的位置上形成所述第四半导体层，并进行表面平坦化处理；

其中，所述第四半导体层即为所述第一替代半导体层。

可选地，在形成所述第二堆叠结构之后，在刻蚀形成所述栅线分隔槽之前，所述三维存储器的制造方法还包括：