[发明专利]三维半导体存储器件及其制造方法

说明书

本发明涉及三维半导体存储器件及其制造方法。该三维半导体存储器件可以被提供，其包括：在第一基板上的外围电路结构，该外围电路结构包括外围电路；在外围电路结构上的第二基板；在第二基板上的电极结构，该电极结构包括堆叠在第二基板上的多个电极；以及穿透电极结构和第二基板的穿透互连结构。该穿透互连结构可以包括下绝缘图案、在下绝缘图案上的模制图案结构、在下绝缘图案与模制图案结构之间的保护图案、以及穿透插塞。该穿透插塞可以穿透模制图案结构和下绝缘图案，并且可以连接到外围电路结构。该保护图案可以处于比电极中的最下面一个的水平低的水平处。

技术领域

本公开涉及三维半导体存储器件，尤其涉及具有高可靠性和高集成密度的三维半导体存储器件。

背景技术

需要半导体器件的更高集成度以满足消费者对优异性能和低廉价格的需求。在半导体器件的情况下，由于它们的集成度是确定产品价格的重要因素，因此特别需要增大的集成度。在二维或平面半导体器件的情况下，由于它们的集成度主要由单位存储单元所占据的面积确定，因此集成度受精细图案形成技术水平的很大影响。然而，增加图案精细度所需的极其昂贵的工艺设备对增加二维或平面半导体器件的集成度设置了实际限制。因此，近来提出了包括三维布置的存储单元的三维半导体存储器件。

发明内容

本发明构思的一些示例实施方式提供了高度可靠和高度集成的三维半导体存储器件。

根据本发明构思的一示例实施方式，一种三维半导体存储器件包括：在第一基板上的外围电路结构，该外围电路结构包括外围电路；在外围电路结构上的第二基板；在第二基板上的电极结构，该电极结构包括堆叠在第二基板上的多个电极；以及穿透电极结构和第二基板的穿透互连结构。穿透互连结构可以包括下绝缘图案、在下绝缘图案上的模制图案结构、在下绝缘图案与模制图案结构之间的保护图案、以及穿透插塞。该穿透插塞可以穿透模制图案结构和下绝缘图案，并且可以连接到外围电路结构。保护图案可以在比所述多个电极中的最下面一个的水平低的水平处。

根据本发明构思的一示例实施方式，一种制造三维半导体存储器件的方法包括：形成第二基板以覆盖形成在第一基板上的外围电路结构，该第二基板包括第一区域和第二区域；在外围电路结构上形成下绝缘图案以穿透第二基板的第一区域；在第二区域上形成电极结构，该电极结构包括绝缘层和电极，该绝缘层和该电极交替地堆叠在第二基板上；形成层间绝缘层以覆盖电极结构；以及形成穿透插塞以穿透层间绝缘层和下绝缘图案并电连接到外围电路结构。

根据本发明构思的一示例实施方式，一种三维半导体存储器件包括：外围电路结构，该外围电路结构包括在第一基板上的外围电路、连接到外围电路的外围电路线以及覆盖外围电路线的外围绝缘层；在外围电路结构上的第二基板；电极结构，包括交替地堆叠在第二基板上的电极和绝缘层；在第二基板与电极结构之间的源结构；穿透电极结构和源结构的垂直结构；在电极结构上的层间绝缘层；在层间绝缘层上的导电线；以及穿透电极结构和第二基板的穿透互连结构。该穿透互连结构可以包括下绝缘图案、在下绝缘图案上的模制图案结构、在下绝缘图案与模制图案结构之间的保护图案、以及穿透插塞。该穿透插塞可以穿透模制图案结构、保护图案和下绝缘图案，并且将导电线连接到外围电路线。保护图案可以在比电极中的最下面一个的水平低的水平处。

附图说明

通过以下结合附图的简要描述，将更清楚地理解示例实施方式。附图表示本文所述的非限制性示例实施方式。

图1是示意性地示出根据本发明构思的一示例实施方式的三维半导体存储器件的透视图。

图2是示意性地示出根据本发明构思的一示例实施方式的三维半导体存储器件的单元阵列的电路图。

图3是示出根据本发明构思的一示例实施方式的三维半导体存储器件的俯视图。

图4A是沿图3的线IVA-IVA'截取的剖视图，以示出根据本发明构思的一示例实施方式的三维半导体存储器件。

图4B和图4C是图4A的部分IVB的放大剖视图。