[发明专利]制造包括纳米片的集成电路的方法和计算系统

权利要求书

1.一种制造集成电路的方法，所述方法包括：

通过对定义所述集成电路的标准单元进行布局和布线，生成所述集成电路的布图数据，所述标准单元包括纳米片；

通过使用所述布图数据执行所述集成电路的时序分析，生成时序分析数据；以及

通过基于所述时序分析数据和所布局的所述标准单元的所述纳米片的形状对定义所述集成电路的所述标准单元进行重新布局和重新布线，重新生成所述集成电路的布图数据。

2.根据权利要求1所述的制造集成电路的方法，其中，所述的重新生成所述集成电路的布图数据包括：

基于所述时序分析数据，提取所述标准单元中的包括在时序关键路径中的目标单元；以及

当所述目标单元中的所述纳米片的宽度与所述标准单元中的相邻于所述目标单元布局的相邻单元中的所述纳米片的宽度彼此不同时，在所述目标单元与所述相邻单元之间插入填充单元。

3.根据权利要求2所述的制造集成电路的方法，其中，在所述填充单元的相邻于所述目标单元布局的第一区域中，所述填充单元中的所述纳米片的第一宽度等于所述目标单元中的所述纳米片的宽度，并且在所述填充单元的相邻于所述相邻单元布局的第二区域中，所述填充单元中的所述纳米片的第二宽度等于所述相邻单元中的所述纳米片的宽度。

4.根据权利要求2所述的制造集成电路的方法，其中，所述的插入所述填充单元包括：

确定所述相邻单元是否被包括在所述时序关键路径中；以及

当所述相邻单元被包括在所述时序关键路径中时，插入所述填充单元。

5.根据权利要求1所述的制造集成电路的方法，其中，所述的重新生成所述集成电路的布图数据包括：

基于所述时序分析数据，提取所述标准单元中的包括在时序关键路径中的目标单元；以及

当所述目标单元与所述标准单元中的相邻于所述目标单元布局的相邻单元的相邻区域中各自的所述纳米片的宽度彼此不同时，将所述相邻单元替换为所述标准单元中的如下标准单元：该标准单元执行与所述相邻单元相同的功能并且具有宽度与所述目标单元的所述相邻区域中的所述纳米片的宽度相同的替换纳米片。

6.根据权利要求1所述的制造集成电路的方法，其中，所述方法还包括：在重新生成所述集成电路的布图数据之后，使用重新生成的布图数据重新执行所述集成电路的所述时序分析。

7.根据权利要求6所述的制造集成电路的方法，其中，所述的重新执行所述时序分析包括：

使用所述重新生成的布图数据提取时序路径；

提取所述时序路径中包括的每个所述标准单元的单元延迟；

基于所述标准单元中的与所述时序路径中包括的所述标准单元相邻布局的标准单元中的所述纳米片的所述形状，校正所述单元延迟；以及

通过对校正后的所述单元延迟进行求和，来计算所述时序路径的延迟。

8.根据权利要求7所述的制造集成电路的方法，其中，所述的校正所述单元延迟包括：通过局部布图效应变化模型，获得与所述时序路径中包括的每个所述标准单元相对应的校正因子；以及通过使用所获得的所述校正因子，校正所述单元延迟。

9.根据权利要求8所述的制造集成电路的方法，其中，所述局部布图效应变化模型包括第一查找表，所述第一查找表包括关于根据相邻于特定标准单元布局的相邻单元的类型的所述特定标准单元的单元延迟校正因子的信息，并且

其中，所述校正因子是从所述第一查找表获得的。

10.根据权利要求8所述的制造集成电路的方法，其中，所述局部布图效应变化模型包括第二查找表，所述第二查找表包括关于根据相邻于特定标准单元布局的相邻单元中的所述纳米片的宽度的所述特定标准单元的单元延迟校正因子的信息，并且

其中，所述校正因子是从所述第二查找表获得的。