[发明专利]一种基于热压键合的TSV垂直电学互连器件的制备方法有效
申请号: | 202011316969.1 | 申请日: | 2020-11-20 |
公开(公告)号: | CN112420604B | 公开(公告)日: | 2022-12-06 |
发明(设计)人: | 王晓东;何昱蓉;韩国威;宋培帅;杨富华 | 申请(专利权)人: | 中国科学院半导体研究所 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 王文思 |
地址: | 100083 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 热压 tsv 垂直 电学 互连 器件 制备 方法 | ||
本发明提供一种基于热压键合的TSV垂直电学互连器件的制备方法,包括:S1,在高阻硅晶圆(1)上刻蚀通孔;S2,热氧处理高阻硅晶圆(1),以制备出隔离层(2);S3,刻蚀低阻硅晶圆(3),制备可动结构区(4)和欧姆接触区(5);S4,热压键合高阻硅晶圆(1)和低阻硅晶圆(3),使欧姆接触区(5)位于通孔上方;S5,在通孔内壁溅射金属种子层(6);S6,在金属种子层(6)内壁电镀金属填料层(7);S7,减薄抛光高阻硅晶圆(1)背面,得到TSV垂直电学互连器件。本发明的制备方法能够避免引线键合中长布线带来的尺寸限制和信号延迟等问题,减小电容/电感,实现芯片间的低功耗,在高频和大带宽电路中表现出优异的电学性能。
技术领域
本发明涉及传感器制造技术领域,具体涉及一种基于热压键合的TSV垂直电学互连器件的制备方法。
背景技术
硅通孔TSV(Through-Silicon Via)技术是三维集成电路中堆叠芯片实现互连的一种新的技术解决方案。由于TSV能够使芯片在垂直方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小,与二维集成封装相比,基于TSV的三维集成技术能够进一步减小芯片集成的面积与体积,提高集成度,并且大大改善芯片速度和低功耗的性能,成为目前电子封装技术中最引人注目的一种技术,被认为能够实现摩尔定律在后摩尔时代的延续。
TSV技术的关键工艺包括:通孔制作,通孔薄膜淀积,通孔填充,晶圆间键合,化学机械研磨等,其中通孔制作与晶圆间键合方式影响了后续减薄步骤和通孔的布局位置。传统TSV技术是通过刻蚀盲孔进行电学填充,再经过减薄磨抛至填充界面之后制备凸点与其他晶圆/基板进行粘合,这种方式需要对TSV进行两次减薄。采用热压键合可以直接将带有上下贯穿通孔的TSV晶圆与目标晶圆键合在一起,之后进行电镀填充与背面减薄,步骤简单,键合质量高,节约成本且提高了制作效率。
发明内容
(一)要解决的技术问题
针对上述问题,本发明提供了一种基于热压键合的TSV垂直电学互连器件的制备方法,用于至少部分解决传统TSV技术工艺复杂、键合质量低等技术问题。
(二)技术方案
本发明提供了一种基于热压键合的TSV垂直电学互连器件的制备方法,包括:S1,在高阻硅晶圆1上刻蚀通孔;S2,热氧处理高阻硅晶圆1,以制备出隔离层2;S3,刻蚀低阻硅晶圆3,制备可动结构区4和欧姆接触区5;S4,热压键合高阻硅晶圆1和低阻硅晶圆3,使欧姆接触区5位于通孔上方;S5,在通孔内壁溅射金属种子层6;S6,在金属种子层6内壁电镀金属填料层7;S7,减薄抛光高阻硅晶圆1背面,得到TSV垂直电学互连器件。
进一步地,S3中还包括通过光刻、刻蚀、释放步骤使可动结构区4和欧姆接触区5分离。
进一步地,S3中还包括可动结构区4与欧姆接触区5形成电学连接。
进一步地,低阻硅晶圆3为n型低阻硅材料,厚度为0.1um~5um。
进一步地,隔离层2为二氧化硅,厚度为20nm~1um。
进一步地,金属种子层6的厚度为50nm~1um,材料包括铜、钨。
进一步地,金属填料层7的厚度为10um~100um,材料包括铜、钨。
进一步地,背硅层2减薄抛光后表面粗糙度小于10nm。
进一步地,热压键合的条件为温度400~450℃,压强2000~3000mbar。
进一步地,S1中刻蚀通孔的方法包括ICP工艺刻蚀。
(三)有益效果
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所,未经中国科学院半导体研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011316969.1/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造