[发明专利]对准工艺方法有效
申请号: | 202011319110.6 | 申请日: | 2020-11-23 |
公开(公告)号: | CN112366200B | 公开(公告)日: | 2022-08-16 |
发明(设计)人: | 董俊;张顾斌;王雷 | 申请(专利权)人: | 华虹半导体(无锡)有限公司;上海华虹宏力半导体制造有限公司 |
主分类号: | H01L23/544 | 分类号: | H01L23/544 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 郭四华 |
地址: | 214028 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 对准 工艺 方法 | ||
本发明公开了一种对准工艺方法,包括:步骤一、在底层结构上形成对准标记,对准标记的周侧设置有外围区,对外围区的底层结构中的晶格缺陷进行控制,外围区的晶格缺陷要求保证后续形成的顶层外延层在对准标记的周侧的晶格缺陷减少到使对准标记的形变减少到满足后续光刻工艺中的对准工艺要求。步骤二、进行外延生长形成顶层外延层。步骤三、进行光刻工艺,光刻工艺中的对准工艺以对准标记为对准条件进行对准。本发明能防止对准标记的顶层外延层对对准标记产生较大形变,从而能提高顶层外延层后的光刻对准精度。
技术领域
本发明涉及一种半导体集成电路制造方法,特别涉及一种对准工艺方法。
背景技术
在半导体集成电路制造中,通常需要在由晶圆上形成多层图形结构,各层图形都通过光刻进行定义,为了实现各层图形的对准则需要引入对准标记,对准标记形成于前一光刻工艺层上,在后一光刻工艺层的光刻工艺中采用对准标记进行对准。在前一工艺层的对准标记形成后,在后一光刻工艺层进行光刻之前,往往会进行了膜层生长,膜层生长会使对准标记产生形变。BCD工艺是将双极器件如NPN管或PNP管、CMOS器件和DMOS器件整合到同一芯片上的工艺,在BCD工艺中,必须通过借用采用外延工艺才能实现不同类型的器件的集成。
晶圆通常为硅衬底组成的晶圆即单晶硅圆片,在外延工艺前,需要对硅衬底部分区域进行离子掺杂,来改变硅衬底特性,后续的光刻工艺需要与离子掺杂的硅衬底进行对准,因此在硅衬底上提前做好零层对准标记;
在外延层生长后,零层对准标记会发生严重变形,为提高光刻过程对准的精确度,减少不必要的图形变形对光刻对准工艺较为重要。
发明内容
本发明所要解决的技术问题是提供一种对准工艺方法,能防止对准标记的顶层外延层对对准标记产生较大形变,从而能提高顶层外延层后的光刻对准精度。
为解决上述技术问题,本发明提供的对准工艺方法包括如下步骤:
步骤一、在底层结构上形成对准标记,所述对准标记的周侧设置有外围区,对所述外围区的所述底层结构中的晶格缺陷进行控制,所述外围区的晶格缺陷要求保证后续形成的所述顶层外延层在所述对准标记的周侧的晶格缺陷减少到使所述对准标记的形变减少到满足后续光刻工艺中的对准工艺要求。
步骤二、进行外延生长形成所述顶层外延层。
步骤三、进行光刻工艺,所述光刻工艺中的所述对准工艺以所述对准标记为对准条件进行对准。
进一步的改进是,所述底层结构为半导体衬底。
进一步的改进是,所述半导体衬底包括硅衬底。
进一步的改进是,所述半导体衬底中形成有离子注入区,所述离子注入区会使得所述半导体衬底产生晶格缺陷。
进一步的改进是,通过在所述外围区中不设置所述离子注入区来实现对所述底层结构中的晶格缺陷的控制,以减少所述外围区中的所述底层结构中的晶格缺陷。
进一步的改进是,所述对准标记为零层对准标记。
进一步的改进是,所述顶层外延层为硅外延层。
进一步的改进是,所述半导体衬底用于实现BCD工艺。
进一步的改进是,所述BCD工艺将双极器件、CMOS器件和DMOS器件同时集成在所述半导体衬底上。
进一步的改进是,所述对准标记中包括多个标记图形。
进一步的改进是,所述对准标记的形成区域呈条形。
进一步的改进是,各所述标记图形排列于所述对准标记的形成区域中并组成所述对准标记。
进一步的改进是,各所述标记图形呈条形。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华虹半导体(无锡)有限公司;上海华虹宏力半导体制造有限公司,未经华虹半导体(无锡)有限公司;上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011319110.6/2.html,转载请声明来源钻瓜专利网。