[发明专利]随机比特序列表示分数的方法、装置、设备及存储介质在审
申请号: | 202011322729.2 | 申请日: | 2020-11-23 |
公开(公告)号: | CN112463117A | 公开(公告)日: | 2021-03-09 |
发明(设计)人: | 蒋朱成 | 申请(专利权)人: | 江苏卓胜微电子股份有限公司 |
主分类号: | G06F7/58 | 分类号: | G06F7/58 |
代理公司: | 北京品源专利代理有限公司 11332 | 代理人: | 孟金喆 |
地址: | 214072 江苏省无锡*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 随机 比特 序列 表示 分数 方法 装置 设备 存储 介质 | ||
本发明实施例公开了一种随机比特序列表示分数的方法、装置、设备及存储介质,该方法包括:根据待处理分数的处理尺度需求选定比特数;根据所述比特数设定第一类比值;根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列。本发明实施例提供的一种随机比特序列表示分数的方法,通过将有理分数高精度表示为0,1的随机序列,解决了现有技术中生成的随机序列具有较强的周期性并且周期较短,容易出现较强高频干扰的问题,实现了随机比特序列的高随机性和低周期性,提升了随机比特序列的精度并且降低了多数干扰的效果。
技术领域
本发明实施例涉及随机数列技术,尤其涉及一种随机比特序列表示分数的方法、装置、设备及存储介质。
背景技术
在日常生活中,生成具有固定分数统计均值的随机序列,在现实生活中有着重要的应用,比如小数分频或者一些博弈系统。统计均值为p/q的0,1序列通常可以通过Delta-Sigma装置实现,但该方法通常具有较强的周期性,且周期较短,从而会出现较强的高频干扰,影响精度和用户的体验。
发明内容
本发明提供一种随机比特序列表示分数的方法,以实现随机比特序列的高随机性和低周期性。
第一方面,本发明实施例提供了一种随机比特序列表示分数的方法,包括:
根据待处理分数的处理尺度需求选定比特数;
根据所述比特数设定第一类比值;
根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列。
可选的,所述根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列包括:
根据所述第一类比值生成为伪随机序列;
根据所述伪随机序列生成所述待处理分数均值相同的随机比特序列。
可选的,所述根据所述比特数设定第一类比值包括:
根据所述比特数设定第一类比值的分子;
根据所述比特数设定第一类比值的分母。
可选的,所述比特数设定第一类比值的分子符合以下规则:P=round(p/q*2N),P为第一类比值的分子,p/q为待处理分数,N为比特数。
可选的,所述比特数设定第一类比值的分母符合以下规则:Q=2N,所述Q为第一类比值的分母,N为比特数。
可选的,所述伪随机序列为周期为2N-1的伪随机序列。
可选的,设定值根据η构建随机比特序列其中,当η∈[0,0.5]时,C为需要将1变为0的个数;η∈(0.5,1),|C|=Nf-2N-1为需要将0变为1的个数。
第二方面,本发明实施例还提供了一种随机比特序列表示分数的装置,该装置包括:
选择模块,用于根据待处理分数的处理尺度需求选定比特数;
类比模块,用于根据所述比特数设定第一类比值;
生成模块,用于根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列。
第三方面,本发明实施例还提供了一种设备,所述设备包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序,
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如上述任一所述的随机比特序列表示分数的方法。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏卓胜微电子股份有限公司,未经江苏卓胜微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011322729.2/2.html,转载请声明来源钻瓜专利网。