[发明专利]半导体器件及制造方法

说明书

本公开涉及半导体器件及制造方法。一种方法，包括：形成突出高于隔离区域的顶表面的半导体鳍。隔离区域延伸到半导体衬底中。该方法还包括：蚀刻半导体鳍的一部分以形成沟槽；用第一电介质材料填充沟槽，其中，第一电介质材料具有第一带隙；以及执行凹陷工艺以使第一电介质材料凹陷。在隔离区域的相对部分之间形成凹槽。用第二电介质材料填充凹槽。第一电介质材料和第二电介质材料组合形成附加隔离区域。第二电介质材料具有小于第一带隙的第二带隙。

技术领域

本公开总体涉及半导体器件及制造方法。

背景技术

集成电路(IC)材料和设计的技术进步已产生数代IC，其中每一代都具有比前几代更小和更复杂的电路。在IC发展的过程中，功能密度(例如，每芯片面积的互连器件的数量)通常在增加，而几何尺寸在减小。这种缩减工艺通常通过提高生产效率和降低相关成本来提供好处。

这样的缩减也增加了集成电路加工和制造的复杂性，并且为了实现这些进步，需要在集成电路加工和制造方面取得类似的进展。例如，已经引入了鳍式场效应晶体管(FinFET)来替代平面晶体管。FinFET的结构和制造FinFET的方法正在开发中。

FinFET的形成通常包括形成长半导体鳍和长栅极堆叠，然后形成隔离区域以将长半导体鳍和长栅极堆叠切割成较短的部分，以使得较短的部分可以充当FinFET的鳍和栅极堆叠。

发明内容

根据本公开的一个实施例，提供了一种制造半导体器件的方法，包括：形成突出高于隔离区域的顶表面的半导体鳍，其中，所述隔离区域延伸到半导体衬底中；蚀刻所述半导体鳍的一部分以形成沟槽；用第一电介质材料填充所述沟槽，其中，所述第一电介质材料具有第一带隙；执行凹陷工艺以使所述第一电介质材料凹陷，其中，在所述隔离区域的相对部分之间形成凹槽；以及用第二电介质材料填充所述凹槽，其中，所述第一电介质材料和所述第二电介质材料组合形成附加隔离区域，并且其中，所述第二电介质材料具有小于所述第一带隙的第二带隙。

根据本公开的另一实施例，提供了一种半导体器件，包括：半导体衬底；隔离区域，延伸到所述半导体衬底中；电介质区域，包括：第一层，具有第一带隙，所述第一层包括：下部，具有与所述半导体衬底接触的底部；以及上部，高于所述下部，其中，所述上部比所述下部薄；以及第二层，被所述第一层的所述上部环绕，其中，所述第二层具有低于所述第一带隙的第二带隙。

根据本公开的又一实施例，提供了一种半导体器件，包括：衬底；隔离区域，延伸到所述衬底中；半导体鳍，突出高于所述隔离区域的顶表面；第一外延半导体区域和第二外延半导体区域，延伸到所述半导体鳍中；将所述第一外延半导体区域和所述第二外延半导体区域彼此分开的隔离区域包括：第一电介质材料，包括第一部分和第二部分，所述第一部分高于所述半导体鳍，并且所述第二部分低于所述半导体鳍，其中，所述第一部分比所述第二部分窄；以及第二电介质材料，被所述第一电介质材料的第一部分环绕，其中，所述第二电介质材料包括第三部分和第四部分，所述第三部分高于所述半导体鳍，并且所述第四部分低于所述半导体鳍，并且其中，所述第四部分比所述第三部分窄。

附图说明

在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各个方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。

图1-图4、图5A、图5B、图6、图7A、图7B、图8A、图8B和图9-图16示出了根据一些实施例的形成隔离区域和鳍式场效应晶体管(FinFET)的中间阶段的透视图、截面视图和顶视图。

图17-图22示出了根据一些实施例的形成隔离区域时的截面图。

图23示出了根据一些实施例的器件区域的顶视图。

图24示出了根据一些实施例的用于形成隔离区域和FinFET的工艺流程。

具体实施方式