[发明专利]一种降低氧化层电场强度的MOSFET器件及其制备方法

说明书

本发明涉及一种降低氧化层电场强度的MOSFET器件及其制备方法，方法包括：选取N型衬底层；在N型衬底层上形成第一N型外延层；在第一N型外延层内表面形成P+埋层区；在第一N型外延层上形成第二N型外延层；在第二N型外延层的两端的内表面形成两个P阱注入区；在P阱注入区的内表面形成N+注入区；在P阱注入区的内表面形成P+注入区，同时在第二N型外延层的内表面形成P+场调制区；在第二N型外延层、部分P阱注入区和部分N+注入区上形成栅氧化层；在P+注入区和部分N+注入区上形成源极；在N型衬底层的下表面形成漏极；在栅氧化层上形成栅极。本发明P+场调制区可以将栅氧化层中的峰值电场降低，引入到SiC体内，避免了表面击穿现象。

技术领域

本发明属于微电子技术领域，涉及一种降低氧化层电场强度的MOSFET器件及其制备方法。

背景技术

碳化硅(SiC)以其优良的物理化学特性和电学特性成为制造高温、大功率电子器件的一种最有优势的半导体材料，并且具有远大于Si材料的功率器件品质因子。SiCMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金氧半场效晶体管)功率器件的研发始于20世纪90年代，具有输入阻抗高、开关速度快、工作频率高、耐高温高压等一系列优点，已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。

作为功率应用，SiC MOSFET的反向耐压特性至关重要。在实际应用中，处于高压反偏状态时，栅氧化层上所承受的电压较高，导致局部区域的电场会超过栅氧化层的临界击穿场强，使得器件提前击穿，降低了可靠性。

因此，如何解决在高压反偏状态时，栅氧化层上所承受的电压较高的问题成为了提升SiC MOSFET器件工作电压范围的关键。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种降低氧化层电场强度的MOSFET器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种降低氧化层电场强度的MOSFET器件的制备方法，包括以下步骤：

选取N型衬底层；

在所述N型衬底层上形成第一N型外延层；

在所述第一N型外延层内表面形成P+埋层区；

在所述第一N型外延层上形成第二N型外延层；

在所述第二N型外延层的两端的内表面形成两个P阱注入区；

在所述P阱注入区的内表面形成N+注入区；

在所述P阱注入区的内表面形成P+注入区，同时在所述第二N型外延层的内表面形成P+场调制区，其中，两个所述N+注入区位于两个所述P+注入区之间，所述P+场调制区位于两个所述N+注入区之间，且所述P+埋层区上表面与所述P+场调制区的下表面相接触；

在所述第二N型外延层、部分所述P阱注入区和部分所述N+注入区上形成栅氧化层；

在所述P+注入区和部分所述N+注入区上形成源极；

在所述N型衬底层的下表面形成漏极；

在所述栅氧化层上形成栅极。

在本发明的一个实施例中，所述N型衬底层为N型4H-SiC衬底层，所述第一N型外延层和所述第二N型外延层为N型4H-SiC外延层。

在本发明的一个实施例中，在所述第一N型外延层内表面形成P+埋层区，包括：

利用离子注入方法在所述第一N型外延层内表面注入Al离子形成所述P+埋层区。

在本发明的一个实施例中，在所述第二N型外延层的两端的内表面形成两个P阱注入区，包括：