[发明专利]多电源域版图布局方法及存储介质

权利要求书

1.一种多电源域版图布局方法，应用于非UPF流程下的多电源域版图布局，该版图包括数字区域和IP区域，所述数字区域和所述IP区域均包括常开区域和可关断区域，其特征在于，所述方法包括：S1）读入多电源域版图设计数据，根据所述多电源域版图设计数据设置不同电源区域的PG区域；S2）根据物理设计规则依次执行多电源域版图布局的各个布局阶段，其中每完成一个布局阶段，获取该布局阶段的完成信息并对所述完成信息进行错误单元筛查，得到该布局阶段的错误单元统计信息；根据所述错误单元统计信息进行设计信息修改；S3）在完成所有布局阶段的设计信息修改之后，对修改后的设计信息进行静态时序分析和物理验证，判断是否存在时序和设计规则错误，并在发现错误时执行错误修复，直到所有错误修复完成；

步骤S2）中，所述对所述完成信息进行错误单元筛查，得到该布局阶段的错误单元统计信息，包括：每完成一个布局阶段，在电子设计自动化工具上运行一次预设错误筛查脚本；通过所述预设错误筛查脚本对比各单元在版图中的位置信息与各单元对应的设计位置信息，判断各单元是否处于对应设计位置，将不处于对应设计位置的单元列入所述错误单元统计信息；

其中，所述通过所述预设错误筛查脚本对比各单元在版图中的位置信息与各单元对应的设计位置信息，判断各单元是否处于对应设计位置，包括：

统计所述数字区域内的可关断区域的边界，统计所述IP区域内的常开区域连接到所述数字区域内的常开区域的引脚、所述IP区域内的可关断区域连接到所述数字区域内的可关断区域的引脚、所述IP区域内的常开区域连接到所述数字区域内的可关断区域的引脚或者所述IP区域内的可关断区域连接到所述数字区域内的常开区域的引脚；

判断统计出的引脚的方向，对于输入引脚使用all_fanin命令追踪其输入链上的所有引脚，对于输出引脚使用all_fanout命令追踪其输出链上的所有引脚，根据追踪到的引脚追踪相应的单元；

统计追踪到的单元的边界，将该单元的边界与所述数字区域内的可关断区域的边界做逻辑运算，根据逻辑运算结果判断该单元是否处于对应设计位置；

步骤S2）中，所述根据所述错误单元统计信息进行设计信息修改，包括：将不处于对应设计位置的单元移动到对应设计位置；根据设计连线重新连接所述版图中各单元之间的连线。

2.根据权利要求1所述的多电源域版图布局方法，其特征在于，步骤S2）中，所述布局阶段包括：数字后端版图设计的布局阶段，用于将各单元放入版图中的适当位置；数字后端版图设计的时钟树综合阶段，用于完成时钟布局和初步连线；数字后端版图设计的布线阶段，用于完成版图中各单元之间的连线。

3.根据权利要求2所述的多电源域版图布局方法，其特征在于，所述根据物理设计规则依次执行多电源域版图布局的各个布局阶段，包括：运行电子设计自动化工具，按照所述数字后端版图设计的布局阶段、所述数字后端版图设计的时钟树综合阶段和所述数字后端版图设计的布线阶段的顺序进行各布局阶段的布局布线工作。

4.根据权利要求3所述的多电源域版图布局方法，其特征在于，所述电子设计自动化工具为以下任意一种：ICC、ICC2、Encounter和Innovus。

5.根据权利要求2所述的多电源域版图布局方法，其特征在于，步骤S2）中，所述获取该布局阶段的完成信息，包括：获取完成所述数字后端版图设计的布局阶段后各单元在版图中的位置信息；获取完成所述数字后端版图设计的时钟树综合阶段后的时钟布局信息和初步连线信息；获取完成所述数字后端版图设计的布线阶段后版图中各单元之间的连线信息。

6.根据权利要求1所述的多电源域版图布局方法，其特征在于，步骤S3）中，所述对修改后的设计信息进行静态时序分析，包括：

获取修改后的多电源域版图布局；将根据修改后的多电源域版图布局得到的数字电路进行时序运行计算和工作流程模拟，判断所述数字电路是否正常工作。

7.一种计算机可读存储介质，该计算机可读存储介质上储存有指令，其在计算机上运行时使得计算机执行权利要求1至6中任一项权利要求所述的多电源域版图布局方法。