[发明专利]芯片产品的良率预测方法、存储介质及终端

权利要求书

1.一种芯片产品的良率预测方法，其特征在于，包括：

确定待预测芯片产品采用的目标IP核、所述待预测芯片产品的工艺节点以及所述待预测芯片产品的集成电路类型；

在所述目标IP核的历史芯片产品中，选取有效产品，其中，所述有效产品为与所述待预测芯片产品具有相同的工艺节点以及集成电路类型的历史芯片产品；

针对每个目标IP核，确定该目标IP核的各个有效产品的缺陷密度值；

根据所确定的缺陷密度值，预测所述待预测芯片产品的初始预测良率。

2.根据权利要求1所述的芯片产品的良率预测方法，其特征在于，预测所述待预测芯片产品的初始预测良率包括：

针对每一个目标IP核，执行：确定该目标IP核的每一个有效产品的缺陷密度值，并计算该目标IP核的缺陷密度值的均值；

确定预测缺陷密度，其中，所述预测缺陷密度为所计算的均值中的最大值；采用下述公式，预测所述待预测芯片产品的初始预测良率：

其中，Y用于指示所述待预测芯片产品的初始预测良率，A用于指示芯片面积，D0用于指示所述预测缺陷密度，α用于指示所述待预测芯片产品的工艺复杂度，R用于指示存储器模块的面积占所述待预测芯片产品总面积的比例。

3.根据权利要求1所述的芯片产品的良率预测方法，其特征在于，还包括：

确定一个或多个良率影响系数；

根据所述初始预测良率以及所述一个或多个良率影响系数的乘积，确定一个或多个第一修正预测良率；

其中，所述良率影响系数是根据以下一项或多项确定的：

所述待预测芯片产品采用的电路设计模块、所述待预测芯片产品采用的版图图形中包含风险版图图形的失效系数、所述待预测芯片产品采用的晶体管；

所述风险版图图形包含于预设的风险版图图形库中。

4.根据权利要求3所述的芯片产品的良率预测方法，其特征在于，确定一个或多个良率影响系数包括：

对所述待预测芯片产品采用的电路设计模块进行分类；

获取每一类电路设计模块的总面积在单颗待预测芯片产品上占据的面积比例；

采用以下公式，确定所述良率影响系数：

其中，W1用于表示基于所述待预测芯片产品采用的电路设计模块确定的良率影响系数，s_i用于表示第i类电路设计模块的总面积在单颗待预测芯片产品上占据的面积比例，w_1i用于表示第i种电路设计模块的加权系数，且w_1i≥1。

5.根据权利要求4所述的芯片产品的良率预测方法，其特征在于，获取电路设计模块的加权系数的步骤包括：

根据电路设计模块的总面积在单颗待预测芯片产品上占据的面积比例确定电路设计模块的加权系数；

其中，所述电路设计模块的总面积在单颗待预测芯片产品上占据的面积比例越大，所述电路设计模块的加权系数越小。

6.根据权利要求4所述的芯片产品的良率预测方法，其特征在于，基于以下一种或多种类别，对各个电路设计模块进行分类：

逻辑电路、存储电路、模拟电路、MEMS电路以及图像传感器电路。

7.根据权利要求3所述的芯片产品的良率预测方法，其特征在于，所述待预测芯片产品的版图图形中包含预设的风险版图图形库中的风险版图图形，其中，在所述预设的风险版图图形库中包含已知的风险版图图形以及每一个风险版图图形的失效系数的情况下；

确定一个或多个良率影响系数包括：

确定所述待预测芯片产品采用的版图中包含的风险版图图形库中的风险版图图形，并确定各个风险版图图形的失效系数的最大值；

计算设定参数与所述失效系数的最大值的差值，并将所述差值作为良率影响系数；

其中，所述失效系数＜1。