[发明专利]用于集成电路三棱柱网格剖分的混合阶有限元方法及装置

说明书

本发明提供用于集成电路三棱柱网格剖分的混合阶有限元方法及装置：收集并设置集成电路版图多边形的层信息，将多边形投影到同一层并进行初始网格剖分；简化与对齐集成电路版图多边形，从xy方向对集成电路版图多边形进行三角形网格剖分和自适应细分；将三角形网格在厚度方向扩展为三棱柱网格，从z方向对三棱柱网格进行自适应细分；采用一致剖分规则实现三棱柱网格到四面体网格的剖分，基于四面体网格求解三维超大规模集成电路电磁场的初始值，根据电磁场的初始值变化速度超过和不超过预设值的四面体网格以及集成电路版图小尺度区域的四面体网格建立混合阶单元，实现混合阶有限元技术。实现快速高质量的三棱柱网格剖分；提高电磁响应的计算精度。

技术领域

本发明涉及集成电路技术领域，特别涉及一种用于集成电路三棱柱网格剖分的混合阶有限元方法及装置。

背景技术

随着集成电路产业的飞速发展，传统的二维平面的封装技术已经无法满足日益增长的芯片性能和封装密度的要求，三维封装技术已经成为高密度芯片封装的一个不可逆转的趋势。三维集成电路就是将多块平面芯片从垂直方向上进行堆叠，使用金线键合或者其他方式进行互连，从而形成一种立体的封装结构。由于三维技术最大可能地利用了芯片的立体空间，以堆叠的形式使得在单位面积内能封装更多的晶体管，有效地降低了芯片的延时和功耗，在提高芯片性能的同时降低了芯片的制造成本。随着芯片特征尺寸的不断缩小，芯片上单位面积内可集成越来越多的晶体管。而为了获得更高的芯片性能，芯片的工作频率不断提升，电源电压不断降低，噪声容限也不断缩小。因而所产生的电源完整性和信号完整性问题，已经成为芯片设计中的关键性问题，因此针对三维集成电路进行电磁仿真，分析其电源完整性问题、信号完整性问题已成为迫在眉睫需要解决的问题。

早期，针对结构简单的集成电路对其电源完整性和信号完整性问题主要采用简化的传输线法或有限差分法，以上方法不需要针对复杂结构的集成电路进行复杂的网格剖分，计算速度快，但由于对集成电路版图进行了很大的近似，在处理早期结构简单、规则的版图计算结果是准确的，但对于近年来结构越来越复杂版图则产生不可比对的误差。近年来，针对带有结构复杂的集成电路版图的多层集成电路采用基于场的方法计算，对各层集成电路版图采用二维非结构网格剖分，在网格剖分的过程中考虑了版图的复杂结构，因此其计算结果更为准确，但这种方法采用的是二维网格对计算场域进行离散，其假设的前提是集成电路版图尺寸远远大于集成电路金属层的厚度以及金属层之间的介质层的厚度，对于目前正在发展的三维集成电路来说，其电源、信号不光在各层的平面结构传递，还在垂直方向产生大量的互连，且集成电路电源部分的供电金属线的宽度越来越窄，已经可以和金属层或介质层厚度相比拟，此时，这个假设已经显现出越来越大的误差，因此有必要直接采用三维电磁场数值计算方法如三维有限元法直接对整个三维集成电路进行电磁仿真。然而，由于这种发展的三维集成电路结构上具有非常明显的多尺度特征，其尺度范围从互连线宽的纳米级到电源层版图区域的厘米级，层间距、过孔尺寸也从微米级到纳米级，如果直接对这样的多尺度的复杂的三维集成电路进行三维非结构的四面体网格剖分，将花费大量的CPU时间，并且，可能会在小尺度区域产生过于密集的网格，导致最终产生数量庞大的网格，对三维非结构的四面体网格剖分技术以及由此产生的超大规模稀疏矩阵的求解技术将是一个极大的挑战。