[发明专利]一种能够快速锁定的锁相环电路

说明书

本发明公开了一种能够快速锁定的锁相环电路，包括：依次相接并构成环路的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器，还包括：快速充电电路，所述鉴频鉴相器的两个输出端分别输出数字信号UP和数字信号DN给所述快速充电电路；所述快速充电电路输出电流信号给所述环路滤波器。本发明有效减小锁定时间，同时保持低输出抖动的性能指标和功耗指标。

技术领域

本发明涉及锁相环电路。

背景技术

对于日益增加的移动设备和消费类电子产品，通常都是采用锁相环技术来满足它们的子系统或者IO设备的时钟需求。往往这些移动设备采用电池供电，为节约电源消耗，在系统设计层面会要求时钟产生源即锁相环据有快速锁定的功能，以便操作系统可以快速地从睡眠模式切换至正常工作模式，因此具有快速锁定功能的锁相环电路是低功耗移动设备中的重要组成部分。

如图2所示，传统的锁相环电路主要由鉴频鉴相器(PFD)、电荷泵(CP)、环路滤波器(LPF)、压控振荡器(VCO)和分频器(Divider)构成。具体工作原理是鉴频鉴相器可以甄别输入基准时钟(REFCLK)和反馈时钟(FBCLK)之间的频率和相位差值。通过电荷泵可以把该差值转化成充放电电流，随后经过环路滤波器输出压控振荡器的电压控制信号VCTRL，压控振荡器根据输入电压信号产生基于环路参数的时钟信号CKOUT。

现有技术中主要采用的是增大小信号带宽的方式来缩减锁定时间，但小信号带宽的增加会恶化整个锁相环输出的相位噪声从而导致整个电路的输出抖动性能变差。

发明内容

本发明的目的在于提供一种能够快速锁定的锁相环电路，有效减小锁定时间，同时保持低输出抖动的性能指标和功耗指标。

实现上述目的的技术方案是：

一种能够快速锁定的锁相环电路，包括：依次相接并构成环路的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器，还包括：快速充电电路，

所述鉴频鉴相器的两个输出端分别输出数字信号UP和数字信号DN给所述快速充电电路；

所述快速充电电路输出电流信号给所述环路滤波器。

优选的，所述鉴频鉴相器的两个输出端连接所述电荷泵的两个输入端；

所述电荷泵的输出端连接所述环路滤波器的输入端和所述压控振荡器的输入端；

所述压控振荡器的输出端作为电路信号输出端，并连接所述分频器的输入端；

所述分频器的输出端输出反馈时钟给所述鉴频鉴相器的一个输入端，所述鉴频鉴相器的另一个输入端接收基准时钟。

优选的，所述环路滤波器包括依次串联并构成环路的电阻、第一电容和第二电容，其中，所述第一电容和第二电容的相接端接地；所述电阻和第一电容的相接端连接所述快速充电电路的输出端。

优选的，所述快速充电电路包括：第一或门电路、第二或门电路、与门电路、第一D触发器、第二D触发器、第三D触发器、锁存器和开关，其中，

所述第一D触发器的时钟端接收数字信号UP，D输入端连接所述第一或门电路的输出端，Q非输出端连接所述第一或门电路的第一输入端；

所述第一或门电路的第二输入端连接所述第二D触发器的Q输出端；

所述第二或门电路的第一输入端连接所述第二D触发器的Q输出端，所述第二或门电路的第二输入端连接所述第一D触发器的Q输出端，所述第二或门电路的输出端连接所述第二D触发器的D输入端；

所述第二D触发器的时钟端接收数字信号UP，Q非输出端接收数字信号DN；