[发明专利]一种带FIFO缓存和校验功能的IIC总线的通信装置

权利要求书

1.一种带FIFO缓存和校验功能的IIC总线的通信装置，其特征在于：该通信装置用于APB总线和IIC总线之间；所述的IIC总线的通信装置包括：APB总线接口、时钟控制模块、FIFO以及IIC总线接口控制器；

所述的APB总线接口，包括APB从机接口端口，APB从机接口端口的输入是AMBAAPB总线定义的所有信号线，APB从机接口端口的输出是包括FIFO读写信号以及数据流等信号，负责将APB总线上传来的数据写入FIFO以及从FIFO中读取数据传给处理器；寄存器块，负责锁存APB上的地址和控制配置信息，同时用来传输寄存器块的状态信息；

所述的时钟控制模块，结合系统时钟和本地时钟负责产生所需时钟信号；

所述的FIFO是异步FIFO，负责IIC总线接口控制器与APB总线接口之间的数据同步缓存；包括两个FIFO：一个是TX_FIFO，负责缓存处理器通过APB总线传输的数据，供IIC总线控制器读取传输给IIC设备，具体为当传输数据到IIC设备时，如果控制器不忙，那么处理器先通过APB总线将要传输的数据写到TX_FIFO中，然后释放总线，解除IIC总线控制器占用总线、处理器时间，而IIC总线接口控制器会从TX_FIFO中读取数据发送给IIC设备；另一个是RX_FIFO，负责缓存从IIC设备传输来的数据，具体为当处理器要读取或接收IIC设备(如EEPROM)的数据，IIC接口控制器先将IIC设备传输的数据缓存到RX_FIFO中，在此期间是不占用总线、处理器，如果校验正确通知APB总线读取数据；

所述的IIC总线接口控制器，包括传输控制模块，负责控制时序电路转换，即IIC传输各个状态的转换，控制IIC传输的启动、IIC数据发送、IIC数据接收、IIC传输的停止、各种控制信号的传输和控制IIC时钟的产生以及数据串并或并串转换等；数据发送与校验模块，先从TX_FIFO读出数据，再负责向IIC总线上发送数据并对发送的数据进行校验；数据接收与校验模块，负责从IIC总线上读取或接收IIC设备传输的数据并对接收的数据进行校验，同时在传输控制模块的控制下把读取或接收数据写入RX_FIFO缓存；输入同步模块，负责时钟与输入的SDA时钟同步以及数据的同步。

2.根据权利要求1所述的一种带FIFO缓存和校验功能的IIC总线的通信装置，其特征在于：所述的IIC总线接口控制器中所述的传输控制模块，采用同步有限状态机来实现数据传输。

3.根据权利要求1所述的一种带FIFO缓存和校验功能的IIC总线的通信装置，其特征在于：所述的IIC总线接口控制器中所述的数据发送与校验模块在主机写数据和从机发送数据时工作；IIC总线接口控制器包括8bit数据缓冲器、奇偶校验器和多比特寄存器；8bit数据缓冲器，负责缓存从TX_FIFO中读取字节数据，然后把数据同时给传输控制模块和奇偶校验器；奇偶校验器，负责每8bit数据的奇偶校验，并且每8bit生成1位奇偶校验码；多比特寄存器，负责存储每个字节数据的奇偶校验码，存储顺序从高位向低位，当数据发送完毕，从高位到低位紧接数据后发送出去。

4.根据权利要求1所述的一种带FIFO缓存和校验功能的IIC总线的通信装置，其特征在于：所述的IIC总线接口控制器中所述的数据接收与校验模块在主机读数据和从机接收数据时工作，IIC总线接口控制器包括8bit数据缓冲器、奇偶校验器、多比特寄存器和比较器；8bit数据缓冲器，负责缓存接收的字节数据，然后把数据同时写入RX_FIFO和奇偶校验器；奇偶校验器，负责接收数据的每8bit数据的奇偶校验，并每8bit生成1位奇偶校验码；多比特寄存器，负责存储每个字节数据的奇偶校验码，存储顺序从高位向低位；比较器，负责在接收校验码后，把接收的校验码与多比特寄存器中计算出的检验码比对，如果比对全正确，输出传输正确信号，使传输控制模块通知APB总线依次读取RX_FIFO数据，否则给出校验错误的字节数据的位置，重新接收传输出错的数据。