[发明专利]高电子迁移率晶体管及其制作方法

说明书

本发明公开一种高电子迁移率晶体管及其制作方法，其中该高电子迁移率晶体管包含一第一III‑V族化合物层，一第二III‑V族化合物层设置于第一III‑V族化合物层上，第二III‑V族化合物层的组成与第一III‑V族化合物层不同，一沟槽设置于第二III‑V族化合物层和第一III‑V族化合物层中，其中沟槽具有一第一转角和一第二转角都位于第一III‑V族化合物层中，一第一介电层接触第一转角的侧壁，一第二介电层接触第二转角的侧壁，第一介电层和第二介电层都位于沟槽之外，一栅极设置于沟槽内，一源极电极设置于栅极的一侧，一漏极电极设置于栅极的另一侧，一栅极电极设置栅极的正上方。

技术领域

本发明涉及一种防止高电子迁移率晶体管栅极漏电的制作方法和结构。

背景技术

III-V族半导体化合物由于其半导体特性而可应用于形成许多种类的集成电路装置，例如高功率场效晶体管、高频晶体管或高电子迁移率晶体管(high electron mobilitytransistor，HEMT)。在高电子迁移率晶体管中，两种不同能带隙(band-gap)的半导体材料是结合而于结(junction)形成异质结(heterojunction)而为载流子提供通道。近年来，氮化镓系列的材料由于拥有较宽能隙与饱和速率高的特点而适合应用于高功率与高频率产品。氮化镓系列的高电子迁移率晶体管由材料本身的压电效应产生二维电子气(two-dimensional electron gas,2DEG)，相较于传统晶体管，高电子迁移率晶体管的电子速度及密度均较高，故可用以增加切换速度。

然而高电子迁移率晶体管的栅极底部的转角处经常会有漏电流发生，影响高电子迁移率晶体管的效能。

发明内容

有鉴于此，本发明提供一种高电子迁移率晶体管的结构及其制作方法，以防止漏电流。

根据本发明的一优选实施例，一种高电子迁移率晶体管，包含一第一III-V族化合物层，一第二III-V族化合物层设置于第一III-V族化合物层上，第二III-V族化合物层的组成与第一III-V族化合物层不同，一沟槽设置于第二III-V族化合物层和第一III-V族化合物层中，其中沟槽具有一第一转角和一第二转角都位于第一III-V族化合物层中，第一转角由一第一侧壁和一底面组成，第二转角由一第二侧壁和底面组成，一第一介电层接触第一侧壁，一第二介电层接触第二侧壁并且第一介电层和第二介电层都位于沟槽之外，一栅极设置于沟槽内，一源极电极设置于栅极的一侧，一漏极电极设置于栅极的另一侧，一栅极电极设置栅极的正上方。

根据本发明的另一优选实施例，一种高电子迁移率晶体管的制作方法包含提供一第一III-V族化合物层，然后形成一凹槽位于第一III-V族化合物层中，接着形成一介电层填满凹槽，之后形成一第二III-V族化合物层于第一III-V族化合物层上并且接触介电层，第二III-V族化合物层的组成与第一III-V族化合物层不同，接续形成一沟槽位于第一III-V族化合物层和第二III-V族化合物层中，其中沟槽截断介电层使得介电层分成一第一介电层和第二介电层分别位于沟槽的两侧，形成一栅极于沟槽中，形成一源极电极、一漏极电极和一栅极电极，其中栅极电极位于栅极正上方，源极电极和漏极电极分别位于栅极的两侧。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1至图8为本发明的优选实施例所绘示的一种高电子迁移率晶体管的制作方法的示意图；

图9为本发明的另一优选实施例所绘示的一种高电子迁移率晶体管的示意图；

图10为本发明的又一优选实施例所绘示的一种高电子迁移率晶体管的示意图。

主要元件符号说明

10:基底

12:第一III-V族化合物层