[发明专利]一种GIP电路及驱动方法

权利要求书

1.一种GIP电路，其特征在于，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10和电容；

所述晶体管T1的栅极连接Vg(n-4)，所述晶体管T1的漏极连接FW，所述晶体管T1的源极连接所述晶体管T2的漏极；

所述晶体管T2的栅极连接Vg(n-4)，所述晶体管T2的源极连接所述晶体管T5的栅极；

所述晶体管T4的栅极连接所述晶体管T2的源极，所述晶体管T4的漏极连接CKn，所述晶体管T4的源极连接Vg(n)；

所述电容的第一极板连接所述晶体管T4的栅极，所述电容的第一极板连接所述晶体管T4的源极；

所述晶体管T3的漏极连接FW，所述晶体管T3的栅极连接FW或者CK(n+5)，所述晶体管T3的源极连接所述晶体管T5的漏极、所述晶体管T6的栅极、所述晶体管T7的栅极和所述晶体管T9的栅极；

所述晶体管T5的源极连接BW；

所述晶体管T6的漏极连接所述晶体管T4的栅极，所述晶体管T6的源极连接所述晶体管T9的漏极；

所述晶体管T9的源极连接BW；

所述晶体管T7的漏极连接到所述晶体管T4的源极与Vg(n)之间的线路上，所述晶体管T7的源极连接BW；

所述晶体管T8的栅极和所述晶体管T10的栅极连接Vg(n+4)，所述晶体管T8的漏极连接到所述晶体管T4的栅极与所述晶体管T2的源极之间的线路上，所述晶体管T8的源极连接所述晶体管T10的漏极，所述晶体管T10的源极连接BW。

2.根据权利要求1所述的一种GIP电路，其特征在于，晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9和晶体管T10均为耗尽型的晶体管。

3.根据权利要求1或2所述的一种GIP电路，其特征在于，晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9和晶体管T10均为薄膜晶体管。

4.根据权利要求1所述的一种GIP电路，其特征在于，晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9和晶体管T10均为薄膜晶体管设置在显示面板上。

5.根据权利要求4所述的一种GIP电路，其特征在于，所述显示面板为LCD显示面板。

6.一种GIP电路驱动方法，其特征在于，应用于权利要求1至6任意一项所述的一种GIP电路，包括如下步骤：

在t1阶段，FW写入高电位，BW写入低电位，Vg(n-4)写入高电位，Vg(n)写入低电位，Vg(n+4)写入低电位，CKn写入低电位；

在t2阶段，FW写入高电位，BW写入低电位，Vg(n-4)写入低电位，Vg(n)写入高电位，Vg(n+4)写入低电位，CKn写入高电位；

在t3阶段，FW写入高电位，BW写入低电位，Vg(n-4)写入低电位，Vg(n)写入低电位，Vg(n+4)写入高电位，CKn写入低电位。

7.根据权利要求6所述的一种GIP电路驱动方法，其特征在于，在所述晶体管T3的栅极连接CK(n+5)时，还包括如下步骤：

在t4阶段，FW写入高电位，BW写入低电位，Vg(n+4)写入高电位，CK(n+5)写入高电位。