[发明专利]一种音频DAC的插值滤波器实现结构

权利要求书

1.一种音频DAC的插值滤波器实现结构，其特征在于：包括一个基于计数器的使能信号产生模块，一个门控时钟产生电路，一个滤波器运算模块，一个数据缓存RAM和滤波器系数保存ROM；滤波器运算模块包括多个半带滤波器运算逻辑、一个补偿滤波器运算逻辑、一个级联梳状积分滤波器运算逻辑模块和运算控制模块；其中数据缓存RAM，用于保存DAC外部输入的数据、各级滤波器的运算结果以及最后的输出结果；滤波器系数保存ROM，用于保存插值滤波器内部多个半带滤波器和一个补偿滤波器的滤波器系数；基于计数器的使能信号产生模块，用于产生控制整个系统的使能控制信号；门控时钟产生电路，用于产生滤波器运算模块中所需的不同频率的分频时钟；

所述的滤波器运算模块包括多个半带滤波器运算逻辑、一个补偿滤波器运算逻辑、一个级联梳状积分滤波器运算逻辑模块和运算控制模块；其中半带滤波器运算模块包括一个CSD编码乘法器，两个加法器和一个寄存器，通过运算控制模块控制读出RAM中保存的两个输入数据至加法器进行相加，得到的计算结果输出到CSD编码乘法器中，同时运算控制模块也控制读出ROM中保存的对应的滤波器系数到CSD编码乘法器中；CSD编码乘法器将滤波器系数进行CSD编码，根据CSD编码后的系数数据对输入进行相应的移位运算并相加得到运算结果；乘法计算结果输入到加法器中与上一次的运算结果相加后，得到的结果保存在寄存器中，等待与下一次的结果相加实现累加过程；运算控制模块根据基于计数器的使能产生模块产生的控制信号，继续读出下一组RAM中保存的输入数据和ROM中保存的对应的滤波器系数进行运算；直到所有计算完成，运算控制模块控制寄存器将最后保存的计算结果写入RAM中，计算结果即为该滤波器最终的运算结果。

2.根据权利要求1所述的一种音频DAC的插值滤波器实现结构，其特征在于：所述的插值滤波器包括一个基于计数器的使能产生模块，该模块使用系统时钟进行计数，根据计数值将控制信号输出给滤波器运算模块，控制滤波器运算模块进行RAM和ROM的读写以及内部各个子滤波器运算模块的运算；将使能信号输出到门控时钟模块，控制门控时钟模块产生不同频率的分频时钟。

3.根据权利要求1所述的一种音频DAC的插值滤波器实现结构，其特征在于：所述的插值滤波器包括一个门控时钟产生电路，使用计数器来生成门控使能信号以生成门控时钟，通过这个使能选通信号来控制门控时钟实现不同级之间的分频时钟；使用基于锁存器的时钟门控电路；使能信号与时钟的反向信号经过锁存器，输出信号与时钟相与得到需要的时钟。

4.根据权利要求1所述的一种音频DAC的插值滤波器实现结构，其特征在于：由于级联梳状积分滤波器在通带内有通带衰减，需要使用补偿滤波器进行补偿，补偿滤波器采用FIR型滤波器；补偿滤波器与半带滤波器相似，包括一个CSD编码乘法器，一个加法器和一个寄存器，通过运算控制模块控制读出RAM中保存的数据和ROM中保存的对应的滤波器系数到CSD编码乘法器中；CSD编码乘法器将滤波器系数进行CSD编码，根据CSD编码后的系数数据对输入进行相应的移位运算并相加得到运算结果；乘法计算结果输入到加法器中与上一次的运算结果相加后，得到的结果保存在寄存器中，等待与下一次的结果相加实现累加过程；运算控制模块根据基于计数器的使能产生模块产生的控制信号，继续读出下一个RAM中保存的输入数据和ROM中保存的对应的滤波器系数进行上述运算；直到所有计算完成，运算控制模块控制寄存器将最后保存的计算结果写入RAM中，该结果即为该滤波器最终的运算结果。

5.根据权利要求1或4所述的一种音频DAC的插值滤波器实现结构，其特征在于：级联梳状积分滤波器由积分器和梳状器组成，输入数据从梳状器一侧输入，经过插值模块高倍数插值后，再通过积分器输出；梳状器由加法器和寄存器组成，数据经过寄存器并与下一拍的数据相减得到输出；积分器也由加法器和寄存器组成，输入与加法器上一拍的计算结果进行相加得到输出。

6.根据权利要求1所述的一种音频DAC的插值滤波器实现结构，其特征在于：整个电路通过基于计数器的使能信号产生模块进行控制，输入数据时，根据计数器的控制信号，滤波器运算模块中的运算控制模块将数据写到相应的RAM中，并控制第一级半带滤波器运算模块开始计算，当第一级滤波器运算模块计算完成时，根据基于计数器的使能信号产生模块的控制信号，滤波器运算模块中的运算控制模块将第一级滤波器输出结果写到相应的RAM中，并控制第二级半带滤波器运算模块开始计算；运算控制模块将第二级半带滤波器的输入即第一级半带滤波器的输出，从RAM中读出后开始计算，当第二级滤波器运算模块计算完成时，与第一级半带滤波器相同，滤波器运算模块中的运算模块运算逻辑将第二级滤波器输出结果写到RAM中，并控制补偿滤波器运算模块开始计算，直到最后的级联梳状积分滤波器计算完成，数据被写入RAM中，整个模块一次工作结束，基于计数器的使能产生模块中计数器值清零，开始下一个周期的运算。