[发明专利]同时钟域下寄存器的逻辑解耦方法

权利要求书

1.一种同时钟域下寄存器的逻辑解耦方法，其特征在于，所述逻辑解耦方法包括：

获取同时钟域下的接入时钟树的全部寄存器信息；

对每个寄存器赋予一个不同的簇识别标记；

从每个寄存器的输出向后级查找所连接的寄存器，当确定后级的第二寄存器与前级的第一寄存器之间存在时序路径(Timing path)时，将后级的第二寄存器的簇识别标记修改为第一寄存器的簇识别标记；

遍历全部寄存器后，将具有相同簇识别标记的寄存器分为一簇，不在同一簇的寄存器之间互为逻辑解耦；

根据簇识别标记对预布局进行调整，将同一簇的多个寄存器的物理位置按照设计规则调整在一定区域内，构建成一个子时钟域；

对每个子时钟域插入一个或多个子根缓冲器(sub-root buffer)，以将每个子时钟域独立接入所述时钟树，并通过插入的一个或多个子根缓冲器驱动所述子时钟域内的各寄存器；

其中，所述将同一簇的多个寄存器的物理位置按照设计规则调整在一定区域内具体为：

按照同一簇下的多个寄存器中各个单个寄存器的面积之和与预设系数之比计算每一簇的区域约束面积，并根据计算得到的区域约束面积确定所述一定区域。

2.根据权利要求1所述的逻辑解耦方法，其特征在于，所述方法还包括：

在所述子时钟域下对每个子时钟域内的多个寄存器进行时钟同步。

3.根据权利要求2所述的逻辑解耦方法，其特征在于，所述时钟同步的方法具体包括：

对每个子时钟域内的多个寄存器根据时钟同步要求插入一个或多个缓冲器。

4.根据权利要求1所述的逻辑解耦方法，其特征在于，所述预设系数为0.5。

5.根据权利要求1所述的逻辑解耦方法，其特征在于，所述子根缓冲器的物理位置也设置在所连接的子时钟域对应的一定区域内。