[发明专利]一种基于时间交织的高速高分辨率DA转换电路

权利要求书

1.一种基于时间交织的高速高分辨率DA转换电路，其特征在于，包括：控制模块、多通道高分辨率DAC模块、多通道幅度校准模块、高速模拟开关切换模块、采样保持器模块以及滤波输出模块；其中，所述控制模块、多通道高分辨率DAC模块、多通道幅度校准模块、高速模拟开关切换模块、采样保持器模块以及滤波输出模块顺次连接；

所述控制模块，用于为所述高分辨率DAC模块提供数字信号和时钟信号；

所述多通道高分辨率DAC模块，用于将控制模块给出的数字信号转换为模拟信号，输出模拟波形；

所述多通道幅度校准模块，用于对高分辨率DAC模块输出的模拟波形幅度进行校准；

所述高速模拟开关切换模块，用于对各个通道的输出模拟波形进行选择；

所述采样保持器模块，用于对模拟开关切换后的输出进行采样保持；

所述滤波输出模块，用于对输出波形滤波。

2.根据权利要求1所述的一种基于时间交织的高速高分辨率DA转换电路，其特征在于，所述控制模块包括FPGA芯片及其控制电路，所述FPGA芯片配置flash芯片以及FPGA供电电源模块，以保证FPGA能够正常工作。

3.根据权利要求2所述的一种基于时间交织的高速高分辨率DA转换电路，其特征在于，所述多通道高分辨率DAC模块包括多个型号参数相同的高分辨率DAC单元，每个所述高分辨率DAC单元分别接收控制模块输出的数字信号并将其转换为模拟信号，每个高分辨率DAC单元均工作在相同的采样频率下。

4.根据权利要求3所述的一种基于时间交织的高速高分辨率DA转换电路，其特征在于，所述控制模块产生的数字信号按采样点时间顺序依次分配给多个高分辨率DAC单元。

5.根据权利要求4所述的一种基于时间交织的高速高分辨率DA转换电路，其特征在于，所述多通道幅度校准模块包括与所述高分辨率DAC单元同等数量的通道幅度校准单元，且每个所述高分辨率DAC单元分别对应连接一个通道幅度校准单元。

6.根据权利要求5所述的一种基于时间交织的高速高分辨率DA转换电路，其特征在于，所述高速模拟开关切换模块的开关切换频率表达为：

F＝n*f；

其中，F为高速模拟开关切换模块的开关切换频率；n为高速DAC单元的数量，f为每个高速DAC单元的采样频率。

7.根据权利要求6所述的一种基于时间交织的高速高分辨率DA转换电路，其特征在于，所述高速模拟开关切换模块的开关切换频率与所述采样保持器模块的采样频率相同。

8.根据权利要求7所述的一种基于时间交织的高速高分辨率DA转换电路，其特征在于，所述高速模拟开关切换模块的切换条件为：对于任意通道幅度校准单元的输出完成采样更新时，所述高速模拟开关切换模块切换输入通道至当前通道，输入对应的任意通道幅度校准单元输出信号。