[发明专利]半导体结构及其制备方法

权利要求书

1.一种半导体结构的制备方法，其特征在于，包括：

提供一具有浅沟槽隔离结构的半导体衬底，所述浅沟槽隔离结构在所述半导体衬底中定义出逻辑区和存储区，在所述半导体衬底的表面上依次形成有隧穿氧化层、浮栅层和硬掩膜层，所述浅沟槽隔离结构自下至上至少贯穿所述隧穿氧化层和所述浮栅层；

以所述硬掩膜层为掩膜，采用N型离子或者P型离子对所述浅沟槽隔离结构进行离子注入工艺，以形成掺杂后的浅沟槽隔离结构；

对所述掺杂后的浅沟槽隔离结构进行退火处理，以使所述掺杂后的浅沟槽隔离结构中的部分掺杂离子扩散到所述浮栅层中；

去除所述硬掩膜层，以暴露出所述浮栅层和所述掺杂后的浅沟槽隔离结构的顶面；

刻蚀所述存储区中的所述浮栅层和/或所述掺杂后的浅沟槽隔离结构，以形成所述存储区中所需的各个浮栅极；

在所述存储区的各个所述浮栅极上形成栅间介质层和控制栅层，以形成所述存储区中所需的栅极堆叠结构。

2.如权利要求1所述的半导体结构的制备方法，其特征在于，所述浮栅层的材料包括多晶硅，所述N型离子包括磷、砷和锑中的至少一种，所述P型离子包括硼、氟化硼、铟和镓中的至少一种。

3.如权利要求1所述的半导体结构的制备方法，其特征在于，所述退火处理的温度范围为：900℃～1100℃。

4.如权利要求1所述的半导体结构的制备方法，其特征在于，在形成所述存储区中所需的各个浮栅极的步骤中，通过回刻蚀所述掺杂后的浅沟槽隔离结构，以使所述存储区中所述浅沟槽隔离结构的顶面低于所述浮栅层的顶面，并使得所述逻辑区中的掺杂后的浅沟槽隔离结构的顶面保持与所述浮栅层的顶面齐平。

5.如权利要求1所述的半导体结构的制备方法，其特征在于，在形成所述存储区中所需的各个浮栅极之后并在形成所述栅极堆叠结构之前，所述制备方法还包括：

去除所述逻辑区对应的半导体表面上的所述浮栅层、隧穿氧化层，并回刻蚀所述逻辑区的所述掺杂后的浅沟槽隔离结构至所述半导体衬底的表面，以暴露出所述逻辑区的半导体衬底的表面。

6.如权利要求1所述的半导体结构的制备方法，其特征在于，提供所述具有浅沟槽隔离结构的半导体衬底的步骤包括：

提供一半导体衬底，并在所述半导体衬底上依次形成隧穿氧化层、浮栅层、硬掩膜层和图案化的光刻胶层；

以所述图案化的光刻胶层为掩膜，依次刻蚀所述硬掩膜层、浮栅层、隧穿氧化层和部分厚度的半导体衬底，以形成用于隔离所述逻辑区和所述存储区的浅沟槽；

在所述浅沟槽中填充绝缘隔离介质层，以形成所述浅沟槽隔离结构；

去除所述图案化的光刻胶层。

7.如权利要求6所述的半导体结构的制备方法，其特征在于，所述绝缘隔离介质层包括氧化硅，所述硬掩膜层包含氮化硅。

8.如权利要求5所述的半导体结构的制备方法，其特征在于，在所述存储区中形成所述栅极堆叠结构之后，还包括：

去除沉积在所述逻辑区对应的半导体衬底表面上的栅间介质层和控制栅层，以暴露出所述逻辑区对应的半导体衬底的顶表面；或者，

在所述存储区的各个所述浮栅极上形成栅间介质层和控制栅层，以形成所述存储区中所需的栅极堆叠结构的步骤包括：

在所述存储区和所述逻辑区上依次沉积栅间介质层和控制栅层；

刻蚀所述控制栅层和所述栅间介质层，以去除所述逻辑区上的栅间介质层和控制栅层，并在所述存储区的各个所述浮栅极上形成所述栅极堆叠结构。

9.如权利要求1所述的半导体结构的制备方法，其特征在于，所述栅间介质层为氧化物、氮化物和氧化物的堆叠结构。

10.一种基于如权利要求1-9中任一权利要求所述的制备方法形成的半导体结构，其特征在于，包括：

具有浅沟槽隔离结构的半导体衬底，所述浅沟槽隔离结构中掺杂有P型离子或N型离子，且所述浅沟槽隔离结构在所述半导体衬底中定义出逻辑区和存储区；

栅极堆叠结构，位于所述存储区中，所述栅极堆叠结构包括依次堆叠在所述存储区的半导体衬底上的隧穿氧化层、浮栅极、栅间介质层和控制栅层，所述浮栅极中具有从所述浅沟槽隔离结构中扩散进来的所述P型离子或N型离子。