[发明专利]基于FPGA与GPU的Spike信号检测与分类装置

权利要求书

1.一种基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，包括：

FPGA，所述FPGA从前端信号采集芯片采集Spike信号数据后，对Spike信号数据进行通道数据拆分、封装、缓存后传输至GPU，信号数据封装时，采用信号数据格式包括数据包头位、时间戳位、封装数据位以及预留位；

GPU，所述GPU对接收信号数据依次进行数据包校验、Spike信号提取和聚类；

所述FPGA包括：

SPI接口模块，差分信号与单端信号的转换，并按SPI协议接收和发送交互数据；

数据整理模块，将通过SPI接口模块接收的串行SPI格式数据进行解串，整理出各个采集通道的Spike信号数据；

数据封装模块，将每个采集通道的Spike信号数据封装成的数据包；

数据缓存模块，对封装的数据包进行缓存，通过PCI-E接口模块发送至GPU单元；

PCI-E接口模块，用于FPGA单元与GPU单元之间交互数据的传送。

2.如权利要求1所述的基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，所述封装数据位的位宽长度为(n*35+(nmod4))*16，n为Spike信号采集节点个数。

3.如权利要求1所述的基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，所述FPGA还包括命令解析模块，用于解析来自于GPU的命令包，所述命令包包括FPGA的工作状态命令、前端信号采集芯片和FPGA的配置指令。

4.如权利要求1或3所述的基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，所述FPGA还包括采样时钟模块，用于依据从控制指令中获取的采样时钟参数生成采样时钟来控制前端信号采集芯片的采样时钟。

5.如权利要求1所述的基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，所述信号数据格式中，包头位的位宽长度为64位，时间戳位的位宽长度为32位，预留位用于存储除Spike信号外的其他信号数据，位宽长度为160位。

6.如权利要求1所述的基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，所述GPU包括：

数据包接收、校验与解包模块，用于接收封装的数据包，并对数据包进行校验和按照通道数据和顺序进行解包和排列；

Spike信号提取模块，用于从解析的数据包中提取各通道的Spike信号，并传输至Spike信号聚类模块；

Spike信号聚类分析模块，用于对接收的Spike信号进行聚类分析；

控制命令及配置命令下发模块，用于下发FPGA运行的控制命令及前端信号采集芯片及FPGA的配置命令至FPGA单元；

数据上传模块，用于上传聚类前后的Spike信号。

7.如权利要求6所述的基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，所述控制命令和配置命令的命令数据格式包括：包头位、预留位、地址位以及命令数据位，所述预留位用于存储除命令数据外的其他数据。

8.如权利要求7所述的基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，命令数据格式中，包头位的位宽长度为8位，预留位的位宽长度为6位，地址位的位宽长度为16位，命令数据位的位宽长度为32位。

9.如权利要求1所述的基于FPGA与GPU的Spike信号检测与分类装置，其特征在于，还包括上位机，接收GPU单元上传的Spike信号并实时显示，同时为用户提供配置命令和控制命令编辑接口，接收用户输入的配置命令和控制命令，并下发至GPU单元，所述配置命令采样率、高频滤波、低频滤波，所述控制命令包括开始、停止、通道数量、采样时钟。