[发明专利]一种时钟校准电路

权利要求书

1.一种时钟校准电路，其特征在于，所述时钟校准电路包括时钟产生模块、时钟分频模块和调制解调器；所述时钟分频模块的输入端分别与所述时钟产生模块和所述调制解调器的输出端连接，输出端与所述调制解调器的输入端连接，所述时钟产生模块的输入端与所述调制解调器的输出端连接；其中：

所述调制解调器在由工作模式切换为休眠模式时，产生休眠模式指示信号和第一控制信号，将所述休眠模式指示信号输出给所述时钟产生模块，将所述第一控制信号输出给所述时钟分频模块；

所述时钟产生模块响应所述休眠模式指示信号由工作模式切换为休眠模式，并产生休眠模式下的第一时钟信号，以及将休眠模式下的第一时钟信号输出给所述时钟分频模块；

所述时钟分频模块响应所述第一控制信号基于休眠模式对应的配置参数对休眠模式下的第一时钟信号进行分频，产生休眠模式下的第二时钟信号，并将休眠模式下的第二时钟信号输出给所述调制解调器；

所述调制解调器在由休眠模式切换为工作模式时，基于休眠模式下的第二时钟信号对系统时钟信号进行校准。

2.如权利要求1所述的时钟校准电路，其特征在于，所述时钟分频模块包括配置参数寄存单元、选择控制单元和分频器；所述配置参数寄存单元的输入端与所述时钟产生模块的输出端连接，所述选择控制单元的输入端分别与所述配置参数寄存单元和所述调制解调器的输出端连接，输出端与所述分频器的输入端连接，所述分频器的输出端与所述调制解调器的输入端连接；其中，所述配置参数寄存单元存储休眠模式对应的配置参数。

3.如权利要求2所述的时钟校准电路，其特征在于，所述调制解调器将所述第一控制信号输出给所述选择控制单元，以控制所述选择控制单元电连通，将所述配置参数寄存单元输出的休眠模式对应的配置参数以及休眠模式下的第一时钟信号输出给所述分频器；

所述分频器基于休眠模式对应的配置参数对休眠模式下的第一时钟信号进行分频，产生休眠模式下的第二时钟信号，并将休眠模式下的第二时钟信号输出给所述调制解调器。

4.如权利要求3所述的时钟校准电路，其特征在于，所述选择控制单元为第一类型的开关，所述第一类型的开关的输入端与所述配置参数寄存单元的输出端连接，输出端与所述分频器的输入端连接，控制端与所述调制解调器的输出端连接；所述调制解调器将所述第一控制信号输出给所述第一类型的开关，以控制所述第一类型的开关闭合后电连通。

5.如权利要求3所述的时钟校准电路，其特征在于，所述配置参数寄存单元包括第一配置参数寄存器和第二配置参数寄存器，所述选择控制单元为第二类型的开关；所述第一配置参数寄存器和第二配置参数寄存器的输入端分别与所述时钟产生模块的输出端连接，所述第一配置参数寄存器的输出端与所述第二类型的开关的第一输入端连接，所述第二配置参数寄存器的输出端与所述第二类型的开关的第二输入端连接，所述第二类型的开关的输出端与所述分频器的输入端连接，控制端与所述调制解调器的输出端连接；

所述调制解调器将所述第一控制信号输出给所述第二类型的开关，以控制所述第二类型的开关的输出端与第一输入端电连通，将所述第一配置参数寄存器输出的休眠模式对应的配置参数以及休眠模式下的第一时钟信号输出给所述分频器；其中，所述第一配置参数寄存器存储休眠模式对应的配置参数。