[发明专利]具有三角形横向外围的半导体柱及集成组合件

说明书

本申请案涉及具有三角形横向外围的半导体柱及集成组合件。一些实施例包含一种柱，其含有半导体材料并且其主要沿第一方向延伸。沿正交于所述第一方向的第二方向通过所述柱的横截面通过所述半导体材料且包含经配置为三边形的所述柱的横向外围。一些实施例包含一种具有交替的第一及第二层阶的竖直堆叠的集成组合件。所述第一层阶包含导电结构且所述第二层阶是绝缘的。沟道材料柱延伸通过所述竖直堆叠。所述沟道材料柱中的每一者具有自顶向下横截面，所述横截面包含经配置为具有修圆顶点的等边三角形的三边形的横向外围。

技术领域

集成组合件(例如，存储器装置)。半导体柱(例如，包括竖直堆叠存储器装置的沟道材料的柱)。具有三角形外围的柱。

背景技术

存储器提供用于电子系统的数据存储。快闪存储器是一种类型的存储器，并且在现代计算机及装置中具有众多用途。例如，现代个人计算机可具有存储在快闪存储器芯片上的BIOS。作为另一实例，计算机及其它装置越来越普遍地利用固态驱动器中的快闪存储器来代替常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中很流行，因为其使制造商能够在新的通信协议变得标准化时支持新的通信协议，并且提供远程升级装置以增强特征的能力。

NAND可为快闪存储器的基本架构，并且可经配置以包括竖直堆叠的存储器单元。

在具体描述NAND之前，更一般地描述集成布置内的存储器阵列的关系可能是有帮助的。图1展示现有技术装置1000的框图，现有技术装置1000包含具有布置在行及列中的多个存储器单元1003以及存取线1004(例如，用以传导信号WL0到WLm的字线)及第一数据线1006(例如，用以传导信号BL0到BLn的位线)的存储器阵列1002。存取线1004及第一数据线1006可用以向存储器单元1003转移信息及从存储器单元1003转移信息。行解码器1007及列解码器1008对地址线1009上的地址信号A0到AX进行解码，以确定哪些存储器单元1003将被存取。感测放大器电路1015操作以确定从存储器单元1003读取的信息的值。I/O电路1017在存储器阵列1002与输入/输出(I/O)线1005之间转移信息的值。I/O线1005上的信号DQ0到DQN可代表从存储器单元1003读取或将写入存储器单元1003的信息的值。其它装置可通过I/O线1005、地址线1009或控制线1020与装置1000通信。存储器控制单元1018用以控制将对存储器单元1003执行的存储器操作，并利用控制线1020上的信号。装置1000可分别在第一供应线1030及第二供应线1032上接收供应电压信号Vcc及Vss。装置1000包含选择电路1040及输入/输出(I/O)电路1017。选择电路1040可经由I/O电路1017响应于信号CSEL1到CSELn以选择第一数据线1006及第二数据线1013上的信号，所述信号可代表将从存储器单元1003读取或将编程到存储器单元1003中的信息的值。列解码器1008可基于地址线1009上的A0到AX地址信号选择性地激活CSEL1到CSELn信号。选择电路1040可选择第一数据线1006及第二数据线1013上的信号，以在读取及编程操作期间提供存储器阵列1002与I/O电路1017之间的通信。