[发明专利]半导体器件及制造方法

说明书

本发明提供了一种半导体器件，包括铁电层衬底、栅极、源极、漏极、浅沟槽隔离结构和侧墙，所述铁电层衬底自下而上包括第一硅层、第一氧化层、铁电层、第二氧化层和第二硅层。所述介电层的材料包括二氧化铪基高介电常数材料或二氧化铪基材料中的一种，降低了亚阈值摆幅，所述铁电层的材料为铁电性材料，能够利用底电极写入不同极化方向对沟道开启进行控制，读出时采用表面栅，降低对所述铁电层的影响，写入时采用底部栅，用作存储器件时的写入与读出分离，提高了器件的可靠性。本发明还提供了一种半导体器件的制造方法。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及制造方法。

背景技术

目前人工智能、物联网等领域芯片依赖大数据存算，迫切需要运算更快，功耗更低，成本更低的芯片。因此，科学界提出了在存储和逻辑器件技术上的一个全新的计算框架模式，即将存储和逻辑运算集于一体的电路架构，存算一体(logic in memory or LiM)。铁电场效应晶体管是最有可能实现在同一个晶体管中实现逻辑运算或存储的场效应晶体管器件。其原理在于栅极中使用铁电材料，利用极化方向调节沟道电势，根据写入时极化方向不同，将在读出时得到不同Vt的两组Id-Vg曲线，实现0或1的状态。然而，在读出时，栅极的铁电层再次受到电压刺激，容易造成铁电极化失效、退化甚至翻转，使得存储特性逐步失效。

因此，有必要提供一种新型的半导体器件及制造方法以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种半导体器件及制造方法，实现半导体用作存储器件时的写入与读出分离，提高器件可靠性。

为实现上述目的，本发明的所述半导体器件，包括铁电层衬底、栅极、源极、漏极、浅沟槽隔离结构和侧墙，所述铁电层衬底自下而上包括第一硅层、第一氧化层、铁电层、第二氧化层和第二硅层，所述栅极、所述源极、所述漏极和所述浅沟槽隔离结构设置于所述衬底上，所述侧墙环绕所述栅极设置，且所述栅极自下而上包括层间介质层、介电层、保护层和多晶硅层，其中，所述铁电层的材料为铁电性材料，所述介电层的材料包括二氧化铪基高介电常数材料或二氧化铪基材料中的一种。

本发明的有益效果在于：所述介电层的材料包括铁电性材料、二氧化铪基高介电常数材料或二氧化铪基材料中的一种，可降低亚阈值摆幅，所述铁电层的材料为铁电性材料，能够利用底电极写入不同极化方向对沟道开启进行控制，读出时采用表面栅，降低对所述铁电层的影响，写入时采用底部栅，用作存储器件时的写入与读出分离，提高了器件的可靠性。

优选地，所述源极嵌于所述衬底内，且与所述铁电层相接触。

优选地，所述漏极嵌于所述衬底内，且与所述铁电层相接触。

优选地，所述铁电性材料为二氧化铪。

优选地，所述铁电性材料为钙钛矿结构材料。

优选地，所述浅沟槽隔离结构嵌于所述衬底内，且贯穿所述第二硅层、所述第二氧化层、所述铁电层和所述第一氧化层。

优选地，所述保护层的材料为氮化钛。

优选地，所述层间介质层的厚度为0～1nm，所述介电层的厚度为0～10nm，所述保护层的厚度为1～3nm，所述多晶硅层的厚度为10～30nm。

本发明还提供了一种半导体器件制造方法，包括以下步骤：

S1：获取铁电层衬底，然后在所述铁电层衬底上依次形成浅沟槽隔离结构以及阱区，其中，所述铁电层衬底自下而上包括第一硅层、第一氧化层、铁电层、第二氧化层和第二硅层，所述铁电层的材料为铁电性材料；

S2：在所述阱区上生长栅氧化层，然后在所述栅氧化层上依次沉积层间介质层、介电层、保护层、多晶硅层以及硬掩膜层，以形成栅极刻蚀结构，其中，所述介电层的材料包括二氧化铪基高介电常数材料或二氧化铪基材料中的一种；