[发明专利]信号延时测试方法、装置、计算机可读存储介质及电子设备

说明书

本申请提供一种信号延时测试方法、装置、计算机可读存储介质及电子设备，包括：通过多个第一信道，将第一发送端输出的并行的数据输入第一信号延时模型，以便进行延时处理；并通过多个第二信道，将延时处理后的并行的数据发送给第一接收端；以及通过多个第二信道，将第一接收端输出的并行的数据输入第一信号延时模型，以便进行延时处理；通过多个第一信道，将延时处理后的并行的数据发送给第一发送端。通过在两个顶层模块之间设置的第一信号延时模型对并行数据进行模拟延时，从而可以测试延时数据处理能力，能够在芯片设计的前期就实现对顶层模块的延时数据处理能力的测量，改善了现有技术对数据处理模块的测试不够及时、快捷的问题。

技术领域

本申请涉及计算机领域，具体而言，涉及一种信号延时测试方法、装置、计算机可读存储介质及电子设备。

背景技术

在现有技术中，一个顶层模块的tx接口与另一个顶层模块的rx接口直接连接，且在上述的tx接口与rx接口之间，通常连接有多个信道。

在实际应用过程中，多个信道的延时各不相同，作为发送方的顶层模块将数据经多个不同信道传输给作为接收方的顶层模块后，经过不同信道的数据由于信道的延时的不同，会产生不同的延时。作为接收方的顶层模块中的数据处理模块应当将从不同信道接收到的数据调整成不存在延时差异的数据。因此，需要对数据处理模块是否具备良好的延时调节能力进行测试。然而，现有技术中，通常是在芯片设计接近尾声的阶段才会进行对数据处理模块的测试，造成了测试不够及时、快捷的问题。

发明内容

本申请实施例的目的在于提供一种信号延时测试方法、装置、计算机可读存储介质及电子设备，用以改善现有技术对数据处理模块的测试不够及时快捷的问题。

第一方面，本申请实施例提供了一种信号延时测试方法，所述方法包括：通过第一顶层模块的第一发送端与第一信号延时模型之间的多个第一信道，将所述第一发送端输出的并行的数据输入所述第一信号延时模型；通过所述第一信号延时模型对所述并行的数据进行延时处理；通过所述第一信号延时模型与第二顶层模块的第一接收端之间的多个第二信道，将延时处理后的所述并行的数据发送给所述第一接收端，以测试所述第二顶层模块的延时数据处理能力；以及通过所述多个第二信道，将所述第一接收端输出的并行的数据输入所述第一信号延时模型；通过所述第一信号延时模型对所述并行的数据进行延时处理；通过所述多个第一信道，将延时处理后的所述并行的数据发送给所述第一发送端，以测试所述第一顶层模块的延时数据处理能力。

在上述的实施方式中，可以在第一顶层模块与第二顶层模块之间设置第一信号延时模型。第一信号延时模型用于对第一顶层模块的第一发送端输出的并行数据分别进行延时处理，并将处理后的并行数据发送到第二顶层模块的第一接收端，从而测试第二顶层模块的延时数据处理能力；第一信号延时模型还用于对第二顶层模块的第一接收端输出的并行数据分别进行延时处理，并将处理后的并行数据发送到第一顶层模块的第一发送端，以测试第一顶层模块的延时数据处理能力。上述方法通过在两个顶层模块之间设置的第一信号延时模型对并行数据进行模拟延时，从而可以分别测试第一顶层模块以及第二顶层模块的延时数据处理能力，利用第一信号延时模型进行模拟延时，能够在芯片设计的前期就实现对顶层模块的延时数据处理能力的测量，改善了现有技术对数据处理模块的测试不够及时、快捷的问题。

在一个可能的设计中，所述多个第一信道与所述多个第二信道一一对应。

在上述的实施方式中，第一信道的数量与第二信道的数量可以相同，且第一信道与第二信道一一对应。

在一个可能的设计中，每个所述第一信道均配置有与自身对应的延时时间参数；每个所述第二信道均配置有与自身对应的延时时间参数。