[发明专利]一种低电容高压放电管及其制备方法

说明书

本发明公开一种低电容高压放电管，N型硅片两面设有N⁺隔离区，N型硅片两面设有P^‑BASE区，N型硅片和P^‑BASE区上有P⁺⁺区，P^‑BASE区上方P⁺⁺区和N⁺隔离区之间有P‑BASE区中N⁺区，N型硅片两面两边上设有玻璃钝化层，并在玻璃钝化层上湿法腐蚀出沟槽，N型硅片上的P^‑BASE区上沉淀有金属层，金属层两侧的P^‑BASE区设有氧化层和LTO层。步骤：1）选择N型硅片；2）氧化；3）N⁺隔离区；4）形成P⁺⁺肼区；5）形成P‑BASE区；6）进行P‑BASE区中N⁺区光刻；7）台面光刻，腐蚀出沟槽；8）硼磷硅玻璃钝化、接触孔刻蚀；9）LTO层，沉积2000‑8000Å的LTO层；10）形成电极，形成金属层；11）合金。通过横向侧腐，减小了N+隔离区处的PN结横截面积，从而减小了电容值，有效降低了器件的残压，降低电容值。

技术领域

本发明涉及半导体电子器件领域，具体是一种低电容高压放电管及其制备方法。

背景技术

半导体放电管是一种用于设备输入端的过压防护元器件，基于晶闸管原理制成，依托PN结的击穿电流触发器件导通放电，使很大的浪涌电流或脉冲电流可以都从中通过。半导体放电管击穿电压的范围，形成了过压保护的范围。它广泛用于通信终端、调制解调器、配线架等信息传输设备或系统等领域，通常放电管并联在被保护电路的两端，随着通信频率的越来越高，要求线路的电容尽量低，以减少通信信号的延迟和失真，因此对半导体放电管的电容特性提出了越来越高的要求。普通半导体放电管电容由材料电阻率决定，电容与电阻率的平方根成反比，电阻率越低电容越大，而低容高压半导体放电管不受材料影响，利用局部击穿原理，有效降低了器件的残压。

发明内容

为了解决上述问题，本发明公开了一种低电容高压放电管及其制备方法。

本发明的技术方案为：一种低电容高压放电管，包括N型硅片， N型硅片两面设有N⁺隔离区，N型硅片两面设有P^-BASE区，N型硅片和P^-BASE区上光刻有P⁺⁺区，P^-BASE区上方P⁺⁺区和N⁺隔离区之间光刻有P-BASE区中N⁺区，N型硅片两面两边上设有玻璃钝化层，并在玻璃钝化层上湿法腐蚀出沟槽，N型硅片上的P^-BASE区上沉淀有金属层，金属层两侧的P^-BASE区设有氧化层和LTO层。

进一步地，P⁺⁺区贯穿P^-BASE区，并位于N型硅片上方。

进一步地，氧化层和P^-BASE区接触，LTO层和氧化层接触。

进一步地，P^-BASE区中N⁺区位于氧化层内侧。

一种低电容高压放电管及其制备方法，包括下列步骤：

1）选择片厚200～220μm，电阻率为40-60Ω·cm的N型硅片；

2）一次氧化，硅片的工艺温度为1000-1150℃，氧化层厚度为1.4-2.0um；

3）N⁺隔离区形成：在硅片双面光刻N⁺阱区，对N⁺阱区进行磷离子注入掺杂，离子注入后对N⁺阱区进行再分布推结；

4）P⁺⁺肼区的形成：光刻后进行P⁺⁺肼区的硅片表表面均匀涂上硼源并且通过氮气和氧气，扩散，再分布，温度1265℃，推结时间25H，形成沉积层，结深70-80um；