[发明专利]半导体结构制备方法及半导体结构在审
申请号: | 202011380582.2 | 申请日: | 2020-11-30 |
公开(公告)号: | CN114582793A | 公开(公告)日: | 2022-06-03 |
发明(设计)人: | 钱忠健;陈晓亮;陈天 | 申请(专利权)人: | 无锡华润微电子有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762 |
代理公司: | 华进联合专利商标代理有限公司 44224 | 代理人: | 杨明莉 |
地址: | 214135 江苏省无锡*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 制备 方法 | ||
1.一种半导体器件结构制备方法,其特征在于,包括如下步骤:
提供衬底,于所述衬底内形成浅沟槽;
采用热氧化工艺形成覆盖所述浅沟槽的底部和侧壁的衬垫层;
采用沉积工艺于所述衬垫层的表面形成第一氧化层;
填充所述浅沟槽。
2.根据权利要求1所述的半导体器件结构制备方法,其特征在于,采用热氧化工艺形成厚度为4.5nm-5.5nm的衬垫层。
3.根据权利要求1所述的半导体器件结构制备方法,其特征在于,采用沉积工艺形成厚度为9.5nm-10.5nm的第一氧化层。
4.根据权利要求1所述的半导体器件结构制备方法,其特征在于,形成的第一氧化层为氧化硅层。
5.根据权利要求1-4任一项所述的半导体器件结构制备方法,其特征在于,于所述衬底内形成浅沟槽包括如下步骤:
于所述衬底的上表面形成图形化掩膜层,所述图形化掩膜层内形成有第一开口图形,所述第一开口图形定义出所述浅沟槽的位置及形状;
基于所述图形化掩膜层刻蚀所述衬底,以于所述衬底内形成所述浅沟槽。
6.根据权利要求5所述的半导体器件结构制备方法,其特征在于,于所述衬底的上表面形成图形化掩膜层包括如下步骤:
于所述衬底的上表面形成掩膜层;
在所述掩膜层的上表面涂覆光刻胶层,并对所述光刻胶层进行曝光、显影以形成图形化光刻胶层,所述图形化光刻胶层内形成有第二开口图形,所述第二开口图形定义出所述浅沟槽的位置及形状;
基于所述图形化光刻胶层刻蚀所述掩膜层,以形成所述图形化掩膜层;
去除所述图形化光刻胶层。
7.根据权利要求6所述的半导体器件结构制备方法,其特征在于,于所述衬底的上表面形成掩膜层包括:
于所述衬底的上表面形成第二氧化层;
于所述第二氧化层的上表面形成氮化物层。
8.根据权利要求1-4任一项所述的半导体器件结构制备方法,其特征在于,
提供的所述衬底为SOI衬底;
所述SOI衬底包括依次层叠的背衬底、埋氧层及顶层硅层;
所述浅沟槽位于所述顶层硅层内。
9.根据权利要求1-4任一项所述的半导体器件结构制备方法,其特征在于,填充所述浅沟槽包括如下步骤:
采用高密度等离子体化学气相淀积工艺于所述浅沟槽内沉积填充介质层,所述填充介质层填满所述浅沟槽。
10.一种半导体器件结构,其特征在于,采用如权利要求1-9任一项所述的制备方法制成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡华润微电子有限公司,未经无锡华润微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011380582.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种分离式平缝机的挑线组件
- 下一篇:一种数据访问方法、装置和电子设备
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造