[发明专利]一种封装模组及电子设备

说明书

本申请提供了一种封装模组及电子设备，封装模组包括层叠设置的衬底层、以及层叠设置在衬底层的多个芯片层。衬底层作为支撑结构，以支撑上述多个芯片层。多个芯片层包含有顶层芯片层，该顶层芯片层为多个芯片层中距离衬底层最远的一个芯片层。其中，顶层芯片层包含有第一芯片，第一芯片的连接面朝向衬底层，且第一芯片的连接面通过第一导体与相邻芯片层的芯片导电连接。在上述技术方案中，通过一个基板(衬底层)支撑所有的芯片，降低了基板的使用的个数，进而降低了封装模组的厚度。另外，通过将第一芯片的连接面朝向衬底层，使得第一芯片与其他芯片连接的第一导体不会额外占用空间，降低了封装模组的厚度，便于封装模组的小型化。

技术领域

本申请涉及到芯片封装技术领域，尤其涉及到一种封装模组及电子设备。

背景技术

半导体器件广泛应用在电子设备如手机，智能手表等电子设备中，并作为电子设备的主要电子器件。随着电子设备的薄型化发展，封装模组的尺寸成为制约电子设备进一步薄型化的主要因素。

随着半导体产业不断的发展，半导体器件的尺寸越来越小，半导体器件的内部电子部件密度也越来越高。并且将多个半导体器件堆叠并封装形成封装模组来进一步的减少占用的空间。但是对于电子设备中的系统级封装模组来说，由于系统级封装模组需要承载的芯片个数比较多，并且在承载芯片时使用的基板较多，导致封装模组无法进一步实现小型化，无法满足现有电子设备的小型化需求。

发明内容

本申请提供了一种封装模组及电子设备，用以改善封装模组的尺寸，便于封装模组的小型化发展。

第一方面，提供了一种封装模组，该封装模组包括层叠设置的衬底层、以及层叠设置在所述衬底层的多个芯片层。其中，衬底层作为支撑结构，以支撑上述多个芯片层；另外，衬底层还具有电路层，以与上述的芯片层导电连接，实现封装模组的功能。上述的多个芯片层包含有顶层芯片层，该顶层芯片层为多个芯片层中距离衬底层最远的一个芯片层。其中，顶层芯片层包含有第一芯片，第一芯片的连接面朝向衬底层，且第一芯片的连接面通过第一导体与相邻芯片层的芯片导电连接。在上述技术方案中，通过一个基板(衬底层)支撑所有的芯片，降低了基板的使用的个数，进而降低了封装模组的厚度。另外，通过将第一芯片的连接面朝向衬底层，使得第一芯片与其他芯片连接的第一导体不会额外占用空间，降低了封装模组的厚度，便于封装模组的小型化。

在一个具体的可实施方案中，所述相邻芯片层的芯片的连接面朝向所述衬底层，所述第一导体一端连接所述第一芯片的连接面，另一端连接所述相邻芯片层的芯片的连接面。从而方便第一导体设置。

在一个具体的可实施方案中，所述第一导体位于所述第一芯片朝向所述衬底层的一侧。降低第一导体对封装模组高度的影响。

在一个具体的可实施方案中，所述第一芯片的连接面相对于所述相邻芯片层的芯片的上表面具有外露的连接区，所述第一导体的一端连接至所述外露的连接区。方便第一导体设置。

在一个具体的可实施方案中，所述第一芯片的连接区位于所述第一芯片的连接面的边沿区域或者中间区域。方便设置第一导体。

在一个具体的可实施方案中，导体为键合线，方便实现不同层的芯片之间的连接。

在一个具体的可实施方案中，相对于所述顶层芯片层来说，所述相邻芯片层更靠近所述衬底层，所述相邻芯片层包括一个或多个芯片；所述一个或多个芯片的连接面均朝向所述衬底层并与所述衬底层的电路层导电连接；所述第一芯片的连接面与所述一个或多个芯片的连接面中任意一个连接面均通过一个所述第一导体连接。采用两层芯片层实现封装模组的功能。