[发明专利]沟槽栅增强型GaN基HEMT器件及其制备方法

说明书

本发明提供了一种沟槽栅增强型GaN基HEMT器件及其制备方法，其中，HEMT器件从下至上依次包括衬底层、缓冲层、第一耐压层、条状掩膜层、第二耐压层、沟道层、势垒层、PGaN层、源极、漏极及栅极，其中，条状掩膜层位于第一耐压层表面的预设区域，沟道层上表面有一V型槽，且V型槽位于条状掩膜层的上方；势垒层于V型槽内的厚度为沟道层水平表面厚度的1/2～1/5；PGaN层位于V型槽表面，栅极位于PGaN层表面，源极和漏极位于沟道层表面。有效解决现有p型沟槽栅增强型HEMT器件中由于势垒刻蚀导致的刻蚀损伤的问题。

技术领域

本发明涉及半导体技术领域，尤其是一种沟槽栅增强型GaN基HEMT器件及其制备方法。

背景技术

相对于耗尽型GaN基HEMT来说，增强型HEMT具有失效保护和驱动简单的重要优点。实现增强型HEMT器件的方法包括沟槽栅、p型栅、栅下氟离子注入及级联结构cascode。考虑到生产工艺的一致性和可重复性，目前能导入生产的增强型HEMT是p型沟槽栅和cascode结构。但是，这两种结构仍有各自的不足，其中，cascode结构级联了耗尽型HEMT和一个低压MOSFET，由于引入了额外功率耗散且存在级联寄生电感，导致cascode结构HEMT难以高频工作。相比之下，p型沟槽栅设计逐渐成为增强型HEMT器件的主流，但是p型沟槽栅需要刻蚀减薄AlGaN势垒层，目前精确的控制刻蚀深度和充分的修复刻蚀损伤还存在技术困难。与此同时，受限于AlGaN势垒刻蚀的困难，p型沟槽栅的阈值电压难以做高，多在+2V以下。

发明内容

为了克服以上不足，本发明提供了一种沟槽栅增强型GaN基HEMT器件及其制备方法，有效解决现有p型沟槽栅增强型HEMT器件中由于势垒刻蚀导致的刻蚀损伤的问题。

本发明提供的技术方案为：

一种沟槽栅增强型GaN基HEMT器件，所述HEMT器件从下至上依次包括衬底层、缓冲层、第一耐压层、条状掩膜层、第二耐压层、沟道层、势垒层、PGaN层、源极、漏极及栅极，其中，所述条状掩膜层位于第一耐压层表面的预设区域，沟道层上表面有一V型槽，且所述V型槽位于条状掩膜层的上方；所述势垒层于所述V型槽内的厚度为沟道层水平表面厚度的1/2～1/5；所述PGaN层位于所述V型槽表面，栅极位于所述PGaN层表面，源极和漏极位于所述沟道层表面。

一种沟槽栅增强型GaN基HEMT器件制备方法，包括：

依次在衬底层表面外延生长缓冲层和第一耐压层；

在所述第一耐压层表面生长条状掩膜材料，并通过光刻的方法在预设位置形成条状掩膜层；

进一步生长第二耐压层；

在所述第二耐压层表面生长上表面形成有V型槽的沟道层；

在所述沟道层表面形成势垒层，并对其进行光刻在势垒层表面预留形成源极和漏极的区域，所述势垒层于所述V型槽内的厚度为沟道层水平表面厚度的1/2～1/5；

在所述势垒层V型槽表面外延生长PGaN层；

分别在势垒层表面形成源极和漏极，在PGaN层表面形成栅极，完成HEMT器件的制备。

本发明提供的沟槽栅增强型GaN基HEMT器件及其制备方法，利用掩膜的方式使沟道层上表面和势垒层出现半极性沟槽，之后，在V型槽上选择性生长pGaN。制备的HEMT器件表面的V型栅和其上的pGaN可以避免由于势垒刻蚀所导致的刻蚀损伤和刻蚀深度控制问题，确保不会在蚀刻过程中出现损伤。另外，由于V型沟槽内的AlGaN势垒层较薄，且是极化强度低的半极性可以提高增强型HEMT的阈值电压，有效解决现有p型沟槽栅阈值电压偏低的问题。

附图说明

图1为本发明沟槽栅增强型GaN基HEMT器件结构示意图。

附图标记：