[发明专利]一种数据处理方法、安全芯片装置和嵌入式系统

说明书

本发明涉及一种数据处理方法、安全芯片装置和嵌入式系统，属于计算机技术领域，解决了现有数据处理速率低，不能适应于计算量大的加解密算法的问题。方法包括：步骤S1：将第一数据流存储在第一RAM中；步骤S2：将第二数据流存储在第二RAM中，同时通过算法单元处理第一数据流并将处理后的第一数据流存储在第一RAM中；步骤S3：将处理后的第一数据流输出至上位机，同时通过算法单元处理第二数据流，并将处理后的第二数据流存储在第二RAM中；以及步骤S4：将处理后的第二数据流输出至上位机，其中，T为数据处理周期。在相同T内，增加数据处理的数量，提高算法单元的利用率，从而提高工作效率。

技术领域

本发明涉及计算机技术领域，尤其涉及一种数据处理方法、安全芯片装置和嵌入式系统。

背景技术

随机存取存储器(Random Access Memory，缩写：RAM)，也叫主存，是与CPU直接交换数据的内部存储器。它可以随时读写(刷新时除外)，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储介质。RAM工作时可以随时从任何一个指定的地址写入(存入)或读出(取出)信息。RAM在计算机和数字系统中用来暂时存储程序、数据和中间结果。

现有技术中处理一组数据需要三个步骤：将数据存入RAM、处理数据和从RAM中读出数据，这需要三个处理周期，因此，需要六个周期才能处理两组数据。这种工作方式数据处理速率低，不能适应于计算量大的加解密算法。

发明内容

鉴于上述的分析，本发明实施例旨在提供一种数据处理方法、安全芯片装置和嵌入式系统，用以解决现有数据处理方法数据处理速率低，不能适应于计算量大的加解密算法的问题。

一方面，本发明实施例提供了一种数据处理方法，包括：步骤S1：将第一数据流存储在第一RAM中；步骤S2：将第二数据流存储在第二RAM中，同时通过算法单元处理所述第一数据流并将处理后的第一数据流存储在所述第一RAM中；步骤S3：将处理后的第一数据流输出至上位机，同时通过所述算法单元处理所述第二数据流，并将处理后的第二数据流存储在所述第二RAM中；以及步骤S4：将处理后的第二数据流输出至所述上位机。

上述技术方案的有益效果如下：在将第二数据流存储在第二RAM中的同时通过算法单元处理所述第一数据流并将处理后的第一数据流存储在第一RAM中，以及在将处理后的第一数据流输出至上位机的同时通过算法单元处理第二数据流并将处理后的第二数据流存储在第二RAM中，能够在相同T内，增加数据处理的数量，并且提高算法单元的利用率，从而提高工作效率。

基于上述方法的进一步改进，所述算法单元包括SM1密码算法模块、SM4密码算法模块、AES密码算法模块和DES密码算法模块和Hash算法模块中的一个或多个。

基于上述方法的进一步改进，将第一数据流存储在第一RAM中进一步包括：经由四线SPI接口输入所述第一数据流；以及通过RAM交换矩阵将所述第一数据流存储在所述第一RAM中。

基于上述方法的进一步改进，将第二数据流存储在第二RAM中，同时通过算法单元处理所述第一数据流并将处理后的第一数据流存储在所述第一RAM中进一步包括：经由四线SPI接口输入所述第二数据流，并且通过RAM交换矩阵将所述第二数据流在所述第二RAM中；以及同时所述算法单元通过所述RAM交换矩阵从所述第一RAM获取所述第一数据流，并对所述第一数据流进行算法处理，然后通过所述RAM交换矩阵将处理后的第一数据流存储在所述第一RAM中。

基于上述方法的进一步改进，将处理后的第一数据流输出至上位机，同时通过所述算法单元处理所述第二数据流，并将处理后的第二数据流存储在所述第二RAM中进一步包括：通过RAM交换矩阵从所述第一RAM读取处理后的第一数据流，然后经由四线SPI接口将处理后的第一数据流输出至所述上位机；以及同时所述算法单元通过所述RAM交换矩阵从所述第二RAM获取所述第二数据流，并对所述第二数据流进行所述算法处理，然后通过所述RAM交换矩阵将处理后的第二数据流存储在所述第二RAM中。