[发明专利]半导体器件的制作方法及半导体器件

说明书

本发明公开了一种半导体器件的制作方法及半导体器件。所述方法包括：提供置顶晶圆，包括顶芯衬底；提供第一晶圆，包括第一衬底；将置顶晶圆与第一晶圆正面对正面相键合，并使置顶晶圆的正面朝上，第一晶圆的正面朝下；在第一衬底背面形成包括有第一互连层键合垫的第一互连层；提供第二晶圆；将第二晶圆的正面与第一互连层相键合，使第二晶圆结合至第一晶圆上，形成键合结构，第二晶圆的正面朝下；翻转键合结构，以将顶芯衬底背面置顶，并使所述第一晶圆的正面朝上，所述第二晶圆的正面朝上，并在顶芯衬底中形成焊盘引出点。本发明能够使置顶晶圆底部所有晶圆的正面都朝上，统一晶圆的电路设计和工艺流程，降低工艺复杂度，且提高结构灵活性。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件的制作方法及半导体器件。

背景技术

当前，芯片晶体管尺寸已接近物理极限，芯片性能的提升更多地依赖于三维集成技术的发展。通过三维方向的多芯片堆叠，可以大大提高芯片整体性能和空间利用率，并降低芯片制造成本。

多芯片堆叠一般是通过多晶圆堆叠后，对堆叠的多晶圆进行切割来获得。现有技术中的多晶圆堆叠基本都是先将两晶圆进行正面对正面的键合，再在相键合的其中一晶圆的背面形成键合界面，使相键合的两晶圆与第三晶圆进行键合，随着晶圆堆叠的数量不断增多，如何实现堆叠晶圆的电路设计和工艺流程统一，进而简化堆叠工艺是迫切需要解决的问题。

发明内容

本发明提供一种半导体器件的制作方法及半导体器件，能够使置顶晶圆底部所有晶圆的正面都朝上，统一底部晶圆的电路设计和工艺流程，降低工艺复杂度，且提高结构灵活性。

本发明提供了一种半导体器件的制作方法，包括：

提供置顶晶圆，所述置顶晶圆包括顶芯衬底以及位于所述顶芯衬底正面的顶芯键合垫；

提供第一晶圆，所述第一晶圆包括第一衬底以及位于所述第一衬底正面的第一器件和第一键合垫；

将所述置顶晶圆与所述第一晶圆正面对正面相键合，所述顶芯键合垫与所述第一键合垫电性连接，并使所述置顶晶圆的正面朝上，所述第一晶圆的正面朝下；

在所述第一衬底背面形成包括有第一互连层键合垫的第一互连层；

提供第二晶圆，所述第二晶圆包括第二衬底以及位于所述第二衬底正面的第二器件和第二键合垫；

将所述第二晶圆的正面与所述第一互连层相键合，所述第一互连层键合垫与所述第二键合垫电性连接，使所述第二晶圆结合至所述第一晶圆上，形成键合结构，所述第二晶圆的正面朝下；

翻转所述键合结构，以将所述顶芯衬底背面置顶，并使所述第一晶圆的正面朝上，所述第二晶圆的正面朝上，并在所述顶芯衬底中形成焊盘引出点。

进一步优选的，所述在所述第一衬底背面形成包括有第一互连层键合垫的第一互连层的步骤，包括：

对所述第一衬底背面进行减薄处理；

在所述第一衬底背面形成第一互连层，所述第一互连层中形成有第一互连层键合垫。

进一步优选的，所述在所述顶芯衬底中形成焊盘引出点的步骤，包括：

对所述顶芯衬底背面进行减薄处理；

形成贯穿所述顶芯衬底的开口；

在所述顶芯衬底的背面、所述开口的侧壁和底部形成保护层；

在所述开口底部的保护层上形成焊盘引出点。

进一步优选的，在所述将所述第二晶圆的正面与所述第一互连层相键合的步骤之后，且在所述翻转所述键合结构的步骤之前，还包括：

在所述第二衬底背面形成包括有第二互连层键合垫的第二互连层；