[发明专利]一种新型AMOLED像素驱动电路及驱动方法

权利要求书

1.一种新型AMOLED像素驱动电路，其特征在于，包括：第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)、第四薄膜晶体管(T4)、第五薄膜晶体管(T5)、第一电容(C1)、第二电容(C2)、第三电容(C3)以及有机发光二极管(OLED)；

所述第一薄膜晶体管(T1)栅极接入第一扫描控制信号(VSCAN1)，源极电性连接于第一节点(A)，漏极接入第一数据电压(VDATA1)；

所述第二薄膜晶体管(T2)栅极接入第二薄膜晶体管(T2)漏极，漏极接入第二数据电压(VDATA2)，源极电性连接于第二节点(B)的源极；

所述第三薄膜晶体管(T3)栅极电性连接于第一节点(A)，漏极接入驱动电源(VDD)，源极电性连接于第二节点(B)；

所述第四薄膜晶体管(T4)栅极接入第三扫描控制信号(VSCAN3)，漏极电性连接于有机发光二极管(OLED)的阳极，源极电性连接于第三电容(C3)的一端；

所述第五薄膜晶体管(T5)栅极接入第二扫描控制信号(VSCAN2)，漏极电性连接于有机发光二极管(OLED)的阳极，源极接入地电压(GND)；

所述第一电容(C1)一端电性连接于第一节点(A)，另一端接入地电压(GND)；

所述第二电容(C2)一端电性连接于第二节点(B)，另一端接入地电压(GND)；

所述第三电容(C3)一端电性连接于第二节点(B)，另一端电性连接于第四薄膜晶体管(T4)的源极；

所述有机发光二极管(OLED)阳极接入第四薄膜晶体管(T4)的漏极，阴极接入低电压(GND)。

2.根据权利要求1所述的新型AMOLED像素驱动电路，其特征在于，所述第一、第二、第三、第四、第五薄膜晶体管(T1、T2、T3、T4、T5)均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管、非晶硅薄膜晶体管或有机薄膜晶体管。

3.根据权利要求1所述的新型AMOLED像素驱动电路，其特征在于，所述第三薄膜晶体管(T3)为驱动薄膜晶体管，所述第二薄膜晶体管(T2)为补偿薄膜晶体管，它们的阈值电压大小和变化趋势近似相同。

4.根据权利要求1所述的新型AMOLED像素驱动电路，其特征在于，所述第一、第二、第三扫描控制信号(VSCAN1、VSCAN2、VSCAN3)、第一数据电压(VDATA1)、第二数据电压(VDATA2)、驱动电源(VDD)均通过外部时序控制器提供。

5.根据权利要求1所述的新型AMOLED像素驱动电路，其特征在于，所述AMOLED像素驱动电路的驱动时序依次包括：

(1)数据电压输入阶段：所述第一扫描控制信号(VSCAN1)、第二扫描控制信号(VSCAN2)、第一数据电压(VDATA1)和第二数据电压(VDATA2)均提供高电位，所述第三扫描控制信号(VSCAN3)和驱动电压(VDD)均提供低电位；

(2)发光阶段：所述第二扫描控制信号(VSCAN2)、第三扫描控制信号(VSCAN3)、第二数据电压(VDATA2)和驱动电压(VDD)均提供高电位，所述第一扫描控制信号(VSCAN1)和第一数据电压(VDATA1)均提供低电位。

6.适用于权利要求1所述的像素驱动电路的新型AMOLED像素驱动方法，其特征在于，该方法具体包括以下步骤：

步骤1：进入数据电压输入阶段；

所述第一扫描控制信号(VSCAN1)、第二扫描控制信号(VSCAN2)、第一数据电压(VDATA1)、第二数据电压(VDATA2)均提供高电位，所述第三扫描控制信号(VSCAN3)、驱动电压(VDD)均提供低电位；

所述第一薄膜晶体管(T1)和第五薄膜晶体管(T5)开启，第二薄膜晶体管(T2)始终开启，且第二薄膜晶体管(T2)栅极和漏极短接保持二极管连接模式，所述第三薄膜晶体管(T3)和第四薄膜晶体管(T4)均关闭；所述第一节点(A)处的电压即驱动薄膜晶体管(T3)的栅极电压被初始化为VDATA1_H，所述第二节点(B)处的电压即驱动薄膜晶体管(T3)的源极电压被初始化为VDATA2-Vth，其中VDATA1_H为第一数据电压(VDATA1)的高电平，其中VDATA2为第二数据电压(VDATA2)的电平，Vth为驱动薄膜晶体管即第三薄膜晶体管(T3)和补偿薄膜晶体管即第二薄膜晶体管(T2)的阈值电压；

步骤2：进入发光阶段；

所述第三扫描控制信号(VSCAN3)、驱动电压(VDD)、第二数据电压(VDATA2)提供高电位，所述第一扫描控制信号(VSCAN1)、第二扫描控制信号(VSCAN2)和第一数据电压(VDATA1)提供低电位；

第三薄膜晶体管(T3)和第四薄膜晶体管(T4)开启，所述第二薄膜晶体管(T2)始终开启，且第二薄膜晶体管(T2)栅极和漏极短接保持二极管连接模式，所述第一薄膜晶体管(T1)和第五薄膜晶体管(T5)关闭，所述第二电容(C2)和第三电容(C3)并联；所述第一节点(A)处的电压即驱动薄膜晶体管(T3)的栅极电压仍为VDATA1_H，所述第二节点(B)处的电压即驱动薄膜晶体管(T3)的源极电压变为VDATA2-Vth+(C3/C2+C3)VOLED，其中，C2为第二电容(C2)的电容值，C3为第三电容(C3)的电容值，VDATA1_H为第一数据电压(VDATA1)的高电平，VDATA2为第二数据电压(VDATA2)的电平，Vth为驱动薄膜晶体管即第三薄膜晶体管(T3)和补偿薄膜晶体管即第二薄膜晶体管(T2)的阈值电压，VOLED为有机发光二极管(OLED)阳极电压。