[发明专利]一种高速时钟数据驱动电路

说明书

本发明涉及一种高速时钟数据驱动电路。本发明包括NMOS开关管M1和NMOS开关管M2，NMOS开关管M1的源极通过电流源I1接地，NMOS开关管M2的源极通过电流源I2接地，NMOS开关管M1的漏极通过负载电阻RL1接电源VDD，NMOS开关管M2的漏极通过负载电阻RL2接电源VDD，NMOS开关管M1的源极和NMOS开关管M2的源极之间串联有电阻Rs和电容Cs，电阻Rs与电容Cs并联。本发明在不采用电感器件和增大电流的基础上，通过在输入差分管的源极和漏极分别引入零点的方法，对电路的整体带宽进行扩展，从而提高电路的工作频率。

技术领域

本发明涉及集成电路领域，尤其涉及一种高速时钟数据驱动电路。

背景技术

目前常用的时钟数据驱动电路多采用电流模即CML形式实现。以N型CML驱动器为例，差分信号输入到一对NMOS管，NMOS管的漏极通过电阻接电源，源极通过两个电流源接地。输入差分信号通过开关NMOS管控制尾电流流过电阻，从而形成差分输出信号。

为了节省功耗，常规的CML结构驱动器设计时倾向于增大负载电阻值，减小尾电流。但由于较大的电阻值会由于MOS管及其他寄生电容造成较大的RC频率衰减，从而降低整个驱动电路的带宽。因此，再低功耗应用时，CML结构的驱动电路带宽会受到限制。

目前部分设计中会采用基于电感的扩频方法，增加电路带宽，但传统CMOS工艺中电感往往占用面积大，引起芯片成本增大。

发明内容

本发明为解决背景技术中存在的上述技术问题，而提供一种高速时钟数据驱动电路，在不采用电感器件和增大电流的基础上，通过在输入差分管的源极和漏极分别引入零点的方法，对电路的整体带宽进行扩展，从而提高电路的工作频率。

本发明的技术解决方案是：本发明为一种高速时钟数据驱动电路，包括NMOS开关管M1和NMOS开关管M2，NMOS开关管M1的源极通过电流源I1接地，NMOS开关管M2的源极通过电流源I2接地，NMOS开关管M1的漏极通过负载电阻RL1接电源VDD，NMOS开关管M2的漏极通过负载电阻RL2接电源VDD，其特殊之处在于：所述NMOS开关管M1的源极和NMOS开关管M2的源极之间串联有电阻Rs和电容Cs，电阻Rs与电容Cs并联。

优选的，负载电阻RL1与电源VDD之间串联有NMOS管M3，负载电阻RL2与电源VDD之间串联有NMOS管M4。

优选的，NMOS管M3的栅极和NMOS管M4的栅极与电源VDD之间分别串联有电阻Ru。

本发明在传统CML驱动器的结构基础上，分别在输入差分对管的源极和漏极各引入一个零点，从而形成二阶补偿效应，对信道频率衰减进行补偿，提高电路带宽，其改进主要有两点，在输入差分NMOS开关管M1和NMOS开关管M2的源极引入源极串联电阻Rs和电容Cs，同时，在电源VDD与负载电阻RL之间，串联插入两个栅极串联电阻Ru的NMOS管M3和NMOS管M4。因此，电路同时引入了两个零点，对电路频率响应进行抬升，拓展电路带宽，通过调整两零点的位置(设置Rs、Cs、I、Ru以及NMOS管的尺寸值)，能够适应不同形态的信道衰减，提高电路对不同信道频域衰减的适应性。因此本发明具有以下优点：

1)本发明在功耗、面积受限的情况下，提高电路的带宽。在两差分源极引入源极串联电阻Rs和电容Cs，电阻Rs和电容Cs在电路传输函数中引入一个零点，同时，在电源与负载电阻RL之间，串联插入两个栅极串联电阻Ru的NMOS管M3和NMOSM4，串联电阻Ru的NMOS管也在电路中引入了一个零点，两个零点能够大幅抬升在对应频率下的电路频率响应。整个方案的实施，不需要通过增大电流、使用片内电感，因此电路功耗低、面积小、成本低。