[发明专利]芯片FT测试方法及系统

说明书

本发明揭示了一种芯片FT测试方法及系统，所述方法包括：S1、在测试管脚上输入测试信号，所述测试信号为包括第一脉冲数据和第二脉冲数据的脉冲信号，第一脉冲数据的宽度小于第二脉冲数据的宽度；S2、通过延时器对测试信号进行延时得到延时信号，所述延时信号的延时宽度大于第一脉冲数据的宽度且小于第二脉冲数据的宽度；S3、通过寄存器在延时信号的上升沿对测试信号进行采样，获取输出信号；S4、根据输出信号进入相应的测试态进行FT测试。本发明中的寄存器通过在延时信号的上升沿对测试信号进行采样，从而获取输出信号进入测试态，只需一个测试管脚即可实现，降低了芯片封装成本，简化了芯片封装工艺。

技术领域

本发明属于芯片测试技术领域，具体涉及一种芯片FT测试方法及系统。

背景技术

芯片测试分CP测试和FT测试两种，CP(Chip Probe)测试是在晶圆wafer上用探针探查管脚，通过测试信号来判断芯片的好坏或修调，FT(Final Test)测试是在芯片封装好以后，通过外面加测试信号使芯片进入某个测试态，把某些需要测试信号送到管脚上测试并判断芯片好坏或修调。

参图1、图2所示，现有技术的FT测试中需要一个时钟管脚(CLKPin)和一个数据管脚(Data Pin)把测试态信号送进，寄存器在时钟信号CLK的上升沿对测试信号Data进行采样，以达到进测试态的目的。现有技术对测试管脚数量有一定的需求，需要两个或两个以上管脚。

因此，针对上述技术问题，有必要提供一种芯片FT测试方法及系统。

发明内容

本发明的目的在于提供一种芯片FT测试方法及系统，以通过一个测试管脚进入测试态，实现芯片的FT测试。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种芯片FT测试方法，所述方法包括：

S1、在测试管脚上输入测试信号，所述测试信号为包括第一脉冲数据和第二脉冲数据的脉冲信号，第一脉冲数据的宽度小于第二脉冲数据的宽度；

S2、通过延时器对测试信号进行延时得到延时信号，所述延时信号的延时宽度大于第一脉冲数据的宽度且小于第二脉冲数据的宽度；

S3、通过寄存器在延时信号的上升沿对测试信号进行采样，获取输出信号；

S4、根据输出信号进入相应的测试态进行FT测试。

一实施例中，所述步骤S3包括：

在延时信号中第一脉冲数据的上升沿对测试信号进行采样，获取低电平信号；

在延时信号中第二脉冲数据的上升沿对测试信号进行采样，获取高电平信号。

一实施例中，所述步骤S3还包括：

通过寄存器在延时信号的上升沿对测试信号进行采样，获取输出信号；

通过寄存器在延时信号的上升沿对前一个寄存器的输出信号进行采样，获取新的输出信号。

一实施例中，所述步骤S4还包括：

根据所有寄存器的输出信号进入相应的测试态进行FT测试。

一实施例中，所述寄存器为D触发器。

本发明另一实施例提供的技术方案如下：

一种芯片FT测试系统，所述系统包括：

测试管脚，用于输入测试信号，所述测试信号为包括第一脉冲数据和第二脉冲数据的脉冲信号，第一脉冲数据的宽度小于第二脉冲数据的宽度；

延时器，与测试管脚相连，用于对测试信号进行延时得到延时信号，所述延时信号的延时宽度大于第一脉冲数据的宽度且小于第二脉冲数据的宽度；