[发明专利]CPU互连总线测试夹具、系统以及均衡调优方法

说明书

本发明提供一种CPU互连总线测试夹具，包括：基板，与CPU安装基座相适配，所述基板下表面具有与所述CPU安装基座的触点对应的管脚；多个转接头，在所述基板的上表面阵列设置，所述转接头与所述管脚通过所述基板内部的金属互连线电连接。本发明提供的技术方案能够准确的对高速互联总线的输出信号进行测量，有利于高速互连总线的性能调优。

技术领域

本发明涉及高速互连总线测试技术领域，尤其涉及一种CPU互连总线测试夹具、系统以及均衡调优方法。

背景技术

多路CPU设计是在服务器中的常见设计，而多路CPU之间的通信，就会涉及到CPU之间的高速互连总线。高速互连总线信号质量的优劣在一定程度上就影响了整个服务器的性能，所以对高速互联总线的输出信号进行测量以及高速互连总线的性能调优是一个必不可少但实际比较困难的需求。当前高速互连总线是一个CPU pin到pin的全封闭式设计，且速率高达10～30Gbps，对测量设备环境要求高，在物理结构上无法直接在终端进行物理信号的测量。

发明内容

本发明提供的CPU互连总线测试夹具以及系统，能够准确的对高速互联总线的输出信号进行测量，有利于高速互连总线的性能调优。

第一方面，本发明提供一种CPU互连总线测试夹具，包括：

基板，与CPU安装基座相适配，所述基板下表面具有与所述CPU安装基座的触点对应的管脚；

多个转接头，在所述基板的上表面阵列设置，所述转接头与所述管脚通过所述基板内部的金属互连线电连接。

可选地，所述基板包括：

适配层，与所述CPU安装基座适配；

扇出层，与所述适配层上表面连接，所述扇出层的上表面的面积大于所述适配层的上表面面积。

可选地，所述扇出层上设置有通孔，以使螺钉穿过所述通孔将所述基板固定在主板上。

可选地，所述基板内的金属互连线依据CPU封装基板的走线、损耗、串扰和阻抗参数设置。

可选地，还包括保护盖，所述保护盖具有与主板压合器适配的凸起区域，所述凸起区域与所述转接头对应的位置具有用于暴露所述转接头的开口。

第二方面，本发明提供一种CPU互连总线测试系统，用于测试多路CPU主板的CPU互连总线，其中，所述多路CPU主板上安装有一个CPU，其特征在于，包括：

如上述任意一项所述的CPU互连总线测试夹具；所述CPU互连总线测试夹具与所述多路CPU主板的其中一个CPU安装基座配合，所述CPU互连总线测试夹具用于扇出CPU互连总线的信号；

输入输出设备，与所述多路CPU主板的输入输出接口通信连接，用于控制所述CPU发出信号，以使所述信号经CPU互连总线传输至所述转接头；

示波器，所述示波器的探针与所述多个转接头适配，用于读取所述转接头输出的信号。

可选地，所述多路CPU主板上设置有通孔；

CPU互连总线测试夹具通过穿过所述通孔的螺栓或螺钉连接。

可选地，所述CPU互连总线测试夹具通过CPU安装基座上的压合器与所述多路CPU主板连接。

可选地，所述CPU安装在所述多路CPU主板的主CPU安装基座，所述CPU互连总线测试夹具安装在所述多路CPU主板的从CPU安装基座。

可选地，所述输入输出设备用于通过配置所述CPU的寄存器配置参数控制所述CPU发出信号。

第三方面，本发明还提供一种CPU互连总线均衡调优方法，包括：