[发明专利]一种非流水单元多周期同指令执行的处理电路及方法

权利要求书

1.一种非流水单元多周期同指令执行的处理电路，其特征在于：所述处理电路包括输入缓存单元、非流水单元、缓冲控制单元和输出缓存单元，其中：

所述输入缓存单元分别与非流水单元和缓冲控制单元连接，对外部输入的n个周期的指令数据进行n级缓存，然后通过缓冲控制单元的运算次数将指令数据分n次输出给非流水单元，将第一次指令运算使能信号输出给缓冲控制单元；

所述非流水单元分别与输入缓存单元、缓冲控制单元和输出缓存单元连接，完成输入缓存单元给出的指令数据的运算功能，运算周期为m，将运算结果输出给输出缓存单元，将运算结果有效信号输出给缓冲控制单元；

所述缓冲控制单元分别与输入缓存单元、非流水单元和输出缓存单元连接，通过非流水单元的运算结果有效信号得出运算次数n，以及n次运算对应的n个运算完成信号，通过运算次数与输入缓存单元的第一次指令运算使能信号产生指令运算使能信号，并输出给非流水单元；

所述输出缓存单元分别与非流水单元和缓冲控制单元连接，根据缓冲控制单元的n个运算完成信号分别对非流水单元的运算结果进行n级缓存，在第n次运算结束的最后n拍输出有效n个周期的单元运算结果有效信号，同时n次的运算结果一起输出。

2.根据权利要求1所述的非流水单元多周期同指令执行的处理电路，其特征在于：所述非流水单元可以在多个周期内接收同1条指令，完成多个周期的同1条指令运算。

3.根据权利要求1所述的非流水单元多周期同指令执行的处理电路，其特征在于：所述缓冲控制单元存在一个m位的移位寄存器，进行非流水单元执行n次运算的控制，n次运算顺序执行。

4.一种实现权利要求1所述的非流水单元多周期同指令执行的处理电路的方法，其特征在于：该方法包括以下步骤：

1)输入缓存单元对外部输入的n个周期的指令数据进行n级缓存，然后通过缓冲控制单元的运算次数将指令数据分n次输出给非流水单元，将第一次指令运算使能信号输出给缓冲控制单元；

2)非流水单元完成输入缓存单元给出的指令数据的运算功能，运算周期为m，将运算结果输出给输出缓存单元，将运算结果有效信号输出给缓冲控制单元；

3)缓冲控制单元通过非流水单元的运算结果有效信号得出运算次数n，以及n次运算对应的n个运算完成信号，通过运算次数与输入缓存单元的第一次指令运算使能信号产生指令运算使能信号，并输出给非流水单元；

4)输出缓存单元根据缓冲控制单元的n个运算完成信号分别对非流水单元的运算结果进行n级缓存，在第n次运算结束的最后n拍输出有效n个周期的单元运算结果有效信号，同时n次的运算结果一起输出。