[发明专利]半导体器件及其制造方法

说明书

半导体器件包括衬底、至少一个第一隔离结构、至少两个第二隔离结构和外延结构。衬底中具有多个半导体鳍。第一隔离结构设置在半导体鳍之间。半导体鳍设置在第二隔离结构之间，并且第二隔离结构比第一隔离结构更多地延伸进衬底中。外延结构设置在半导体鳍上。在第一隔离结构与外延结构之间存在至少一个空隙。本发明还提供了半导体器件的制造方法。

本申请要求是于2016年8月29日提交的申请号为201610744135.8的名称为“半导体器件及其制造方法”的发明专利申请的分案申请。

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及半导体器件及其制造方法。

背景技术

半导体器件用于大量的电子器件中，诸如计算机、手机等。半导体器件包括通过以下步骤在半导体晶圆上形成的集成电路：在半导体晶圆上方沉积许多类型的材料薄膜以及图案化材料薄膜以形成集成电路。集成电路包括诸如金属氧化物半导体(MOS)晶体管的场效应晶体管(FET)。

在提高晶体管性能以及减小晶体管的尺寸的进程中，已经开发了沟道和源极/漏极区域位于由块状衬底形成的鳍中的晶体管。这种非平面器件是多栅极FinFET。多栅极FinFET可以具有横跨在鳍状硅体上的栅电极以形成沟道区域。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体器件，包括：衬底，在所述衬底中具有多个半导体鳍；至少一个第一隔离结构，设置在所述半导体鳍之间；至少两个第二隔离结构，其中，所述半导体鳍设置在所述第二隔离结构之间，并且所述第二隔离结构比所述第一隔离结构更多地延伸进所述衬底中；以及外延结构，设置在所述半导体鳍上，其中，在所述第一隔离结构与所述外延结构之间存在至少一个空隙。

在半导体器件中，所述外延结构具有顶面，并且使所述外延结构的顶面的至少一部分凹进。

在半导体器件中，所述外延结构具有邻近所述空隙的底面，并且使所述外延结构的底面的至少一部分凹进以形成所述空隙。

在半导体器件中，所述外延结构中具有至少一个槽。

在半导体器件中，所述外延结构包括彼此间隔开并且分别设置在所述半导体鳍上的多个外延部分。

在半导体器件中，所述外延部分为刻面形状。

半导体器件还包括：侧壁结构，设置在所述第一隔离结构与所述空隙之间。

在半导体器件中，所述第一隔离结构包括第一部分和第二部分，并且所述半导体器件还包括：栅极堆叠件，覆盖所述第一隔离结构的第一部分而保持所述第一隔离结构的第二部分未被覆盖。

在半导体器件中，所述第一隔离结构设置在所述外延结构与所述衬底之间。

在半导体器件中，所述空隙是空气空隙。

根据本发明的另一方面，提供了一种半导体器件，包括：多个器件间隔离结构；至少一个冠状有源区域，设置在所述器件间隔离结构之间，其中，所述冠状有源区域包括：多个半导体鳍；至少一个器件内隔离结构，设置在所述半导体鳍之间；和连续的半导体区域，位于所述半导体鳍和所述器件内隔离结构下面；以及外延结构，设置在所述半导体鳍上，其中，在所述器件内隔离结构与所述外延结构之间存在至少一个气隙。

在半导体器件中，所述外延结构具有顶面，所述外延结构的顶面具有至少一个凹进的表面部分。

在半导体器件中，所述外延结构包括分别设置在所述半导体鳍上的多个外延部分，其中，所述半导体鳍彼此间隔开。

半导体器件还包括：栅极堆叠件，覆盖所述器件内隔离结构的一部分并且未覆盖所述器件内隔离结构的另一部分，其中，所述外延结构与所述器件内隔离结构的未被所述栅极堆叠件覆盖的部分重叠。