[发明专利]半导体装置

说明书

一种半导体装置包含：半导体通道区、半导体保护层、栅极结构及一对栅极间隔物。半导体保护层在半导体通道区上且接触半导体通道区。栅极结构在半导体保护层上方，且包含栅极介电层及栅极电极。栅极介电层在半导体保护层上方。栅极电极在栅极介电层上方。栅极间隔物在栅极结构的相对侧上。半导体保护层从一对栅极间隔物中的第一栅极间隔物的内侧壁延伸到一对栅极间隔物中的第二栅极间隔物的内侧壁。

技术领域

本揭露的一些实施例是关于一种半导体装置，特别是关于一种包含半导体保护层的半导体装置。

背景技术

金属氧化物半导体(metal-oxide-semiconductor；MOS)晶体管的速度与金属氧化物半导体晶体管的驱动电流密切相关，而驱动电流进一步与金属氧化物半导体晶体管的通道中的电荷迁移率密切相关。例如，当晶体管的通道区中的电子迁移率较高时，n型金属氧化物半导体(NMOS)晶体管具有高驱动电流，而当p型金属氧化物半导体(PMOS)晶体管的通道区中的空穴迁移率较高时，p型金属氧化物半导体晶体管具有高驱动电流。因此，包含三(III)族及五(V)族元素的锗、硅锗及合成半导体材料(下文称为三五(III-V)族合成半导体)是形成锗、硅锗及合成半导体材料的高电子迁移率及/或空穴迁移率的良好候选者。

锗、硅锗、锗锡及三五族合成半导体区亦是用于形成鳍式场效晶体管(FinFET)的通道区的有前景的材料。当前正在研究用于进一步改善鳍式场效晶体管上的驱动电流的方法及结构。

发明内容

依据本揭露的一些实施例，提供一种半导体装置，包含：半导体通道区、半导体保护层、栅极结构及一对栅极间隔物。半导体保护层在半导体通道区上且接触半导体通道区。栅极结构在半导体保护层上方，且包含栅极介电层及栅极电极。栅极介电层在半导体保护层上方。栅极电极在栅极介电层上方。栅极间隔物在栅极结构的相对侧上。半导体保护层从一对栅极间隔物中的第一栅极间隔物的内侧壁延伸到一对栅极间隔物中的第二栅极间隔物的内侧壁。

附图说明

当与随附附图一起阅读时，根据以下详细描述可最好地理解本揭露的各态样。注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了讨论清楚起见，各种特征的尺寸经任意扩大或缩小。

图1至图12C例示根据本揭露的一些实施例在各阶段制作半导体装置的方法；

图13至图24C例示根据本揭露的一些实施例在各阶段制作半导体装置的方法；

图25至图34例示根据本揭露的一些实施例在各阶段制作半导体装置的方法；

图35至图40例示根据本揭露的一些实施例在各阶段制作半导体装置的方法；

图41是用于锗基板上沉积态的硅保护层的x射线绕射光谱(x-raydiffractionspectra；XRD)随入射角的两倍而变化的曲线图；

图42是在不同频率下采用栅极形成后气体退火制程的半导体装置的电容-电压(C-V)特性曲线图；

图43是具有及不具有栅极形成后气体退火制程的半导体装置的界面能态密度(D_it)的图；

图44是具有/不具有栅极形成后气体退火制程及/或沉积后退火制程的半导体装置的有效氧化物陷阱密度(ΔN_eff)的曲线图。

【符号说明】

110:基板

112:半导体鳍

120:衬垫层

130:遮罩层

140:伪遮罩层

150:隔离结构

160:伪栅极结构