[发明专利]一种存内计算加速器及其优化方法在审

专利信息
申请号: 202011406904.6 申请日: 2020-12-04
公开(公告)号: CN112529171A 公开(公告)日: 2021-03-19
发明(设计)人: 陈瑞;杨永魁;王峥;郭伟钰;辛锦瀚;喻之斌 申请(专利权)人: 中国科学院深圳先进技术研究院
主分类号: G06N3/063 分类号: G06N3/063;G06N3/04
代理公司: 北京市诚辉律师事务所 11430 代理人: 范盈
地址: 518055 广东省深圳*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 计算 加速器 及其 优化 方法
【权利要求书】:

1.一种存内计算加速器,包括多个处理单元,其特征在于,所述处理单元包括:

多个阵列分布的存储单元,每列存储单元的输出端口对应设置有ADC,所述ADC为分辨率可配置的ADC;

多个分辨率控制模块;所述分辨率控制模块用于控制对应的所述ADC的分辨率。

2.根据权利要求1所述的存内计算加速器,其特征在于,还包括对应设置在每行存储单元的输入端口的DAC,所述DAC为分辨率可配置的DAC;所述分辨率控制模块用于控制对应的所述DAC的分辨率。

3.一种权利要求1或2所述的存内计算加速器的优化方法,其特征在于,包括:

训练、量化神经网络模型;

在神经网络模型部署过程中,确定整个神经网络的稀疏程度;

根据各层神经网络的稀疏程度,计算各处理单元中ADC的最优化分辨率;

动态调整各处理单元中ADC的分辨率至最优化分辨率。

4.根据权利要求3所述的优化方法,其特征在于,所述步骤根据各层神经网络的稀疏程度,计算各处理单元中ADC的最优化分辨率包括:

根据公式(1)计算各处理单元中ADC的最优化分辨率;

其中,RowNum是每个处理单元中的存储单元阵列中的行数;

W是权重;

Density是神经网络各层的权重密度;

将计算得到的各处理单元中ADC的最优化分辨率存储到对应的处理单元的分辨率控制模块中。

5.根据权利要求3或4所述的优化方法,其特征在于,

所述步骤动态调整各处理单元中ADC的分辨率至最优化分辨率之后,还包括:

根据各层神经网络的输入激励的精度,计算各处理单元中DAC的最优化分辨率;

动态调整各处理单元中DAC的分辨率至最优化DAC分辨率。

6.根据权利要求5所述的优化方法,其特征在于,所述步骤根据各层神经网络的输入激励的精度,计算各处理单元中DAC的最优化分辨率包括:

根据公式(2)计算各处理单元中DAC的最优化分辨率;

DAC最优分辨率=输入激励精度+1公式(2)

将计算得到的各处理单元中DAC的最优化分辨率存储到对应的处理单元的分辨率控制模块中。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院深圳先进技术研究院,未经中国科学院深圳先进技术研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202011406904.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top