[发明专利]半导体器件及其形成方法

说明书

本申请的实施例公开了一种用于减少半导体器件的异质外延界面中的应力引起的缺陷的方法。该方法包括：形成具有鳍部基底的鳍部结构、位于鳍部基底上的超晶格结构；形成位于鳍部结构上的多晶硅栅极结构；形成位于鳍部结构的未由多晶硅栅极结构覆盖的部分内的源极/漏极(S/D)开口；修改第一层的第一表面以弯曲第一表面的轮廓；沉积分别位于第一表面、第二表面、和第三表面上的第一钝化层、第二钝化层、和第三钝化层；形成位于源极/漏极开口内的外延源极/漏极区；以及用金属栅极结构替代多晶硅栅极结构。超晶格结构包括分别具有第一晶格常数和第二晶格常数的第一层和第二层，并且第一晶格常数和第二晶格常数彼此不同。本申请的实施例另一方面提供一种半导体器件。

技术领域

本申请的实施例提供了一种半导体器件及其形成方法。

背景技术

随着半导体技术的进步，对更高的存储容量、更快的处理系统、更高的性能、以及更低的成本的需求不断增长。为了满足这些需求，半导体工业持续缩小半导体器件(例如金属氧化物半导体场效应晶体管(MOSFET)，包括平板MOSFET和鳍式场效应晶体管(finFET))的尺寸。这种按比例缩小增加了半导体制造工艺的复杂性。

发明内容

在一些实施例中，半导体器件包括：衬底；和鳍部结构，具有设置在衬底上的鳍部基底和设置在鳍部基底上的超晶格结构。超晶格结构包括分别具有第一晶格常数和第二晶格常数的第一层和第二层。第一晶格常数和第二晶格常数彼此不同。该半导体器件还包括：外延源极/漏极(S/D)区，设置在鳍部基底上并且邻近超晶格结构；和栅极结构，设置在超晶格结构上。外延S/D区包括具有不同于第一晶格常数的第三晶格常数的第三层。第一层和外延S/D区之间的第一界面具有弯曲的轮廓，并且鳍部基底和外延S/D区之间的第二界面具有锥形的轮廓。以及栅极结构，设置在所述超晶格结构上。

在一些实施例中，半导体器件包括：衬底；和鳍部结构，具有设置在衬底上的鳍部基底、设置在鳍部基底上的第一超晶格结构和第二超晶格结构、以及设置在鳍部基底上的第一超晶格结构和第二超晶格结构之间的外延体结构。第一超晶格结构和第二超晶格结构中的每一者都分别包括具有第一晶格常数和第二晶格常数的第一层和第二层。第一晶格常数和第二晶格常数彼此不同。外延体结构包括具有不同于第一晶格常数的第三晶格常数的第三层。外延体结构与第一超晶格结构和第二超晶格结构的第一层之间的第一界面具有弯曲的轮廓。半导体器件还包括：栅极结构，围绕第一超晶格结构和第二超晶格结构以及外延体结构；以及外延源极/漏极(S/D)区，围绕第一超晶格结构和第二超晶格结构以及外延体结构的未由栅极结构围绕的部分。

在一些实施例中，一种方法包括：形成具有位于衬底上的鳍部基底的鳍部结构和位于鳍部基底上的超晶格结构。超晶格结构包括分别具有第一晶格常数和第二晶格常数的第一层和第二层，并且第一晶格常数和第二晶格常数彼此不同。该方法还包括：形成位于鳍部结构上的多晶硅栅极结构，以及形成位于鳍部结构的未由多晶硅栅极结构覆盖的部分内的源极/漏极(S/D)开口。第一层、第二层、和鳍部基底的第一表面、第二表面、和第三表面暴露在S/D开口内。该方法还包括：将第一层的第一表面修改为第一表面的弯曲的轮廓；沉积分别位于第一表面、第二表面、和第三表面上的第一钝化层、第二钝化层、和第三钝化层；形成位于S/D开口内的外延S/D区；以及用金属栅结构替代多晶硅栅极结构。第一钝化层、第二钝化层、和第三钝化层彼此不同。形成位于源极/漏极开口内的外延源极/漏极区；以及用金属栅结构替代多晶硅栅极结构。

本申请的实施例提供了用于半导体器件的外延结构中的界面轮廓控制。

附图说明

当结合附图进行阅读时，从以下详细描述可以最佳理解本发明的各个方面。

图1A和1G示出了根据一些实施例的具有不同的外延界面轮廓的半导体器件的轴测图；

图1B-图1F和图1H-图1J示出了根据一些实施例的具有不同的外延界面轮廓的半导体器件的截面图；