[发明专利]一种动态逻辑结构的鉴频鉴相器

说明书

本发明涉及一种动态逻辑结构的鉴频鉴相器，属于无线通信领域；包括逻辑控制电路、鉴频鉴相电路、锁存电路和复位电路；逻辑控制电路包括第一非门、D触发器、第一与门、第二与门和第二非门；鉴频鉴相电路包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5和第六MOS管M6；锁存电路包括第一反相器、第三非门、第四非门、第二反相器、第五非门和第六非门；复位电路包括第三与门和第七非门；本发明减小了关键路径延迟时间，减小电路晶体管使用数量，提高了噪声性能。

技术领域

本发明属于无线通信领域，涉及一种动态逻辑结构的鉴频鉴相器。

背景技术

鉴频鉴相器是一种能将两种输入信号的相位进行比较并输出频率误差和相位误差信息的电路，是锁相环中的关键模块。一般应用于卫星通信、雷达通信等领域中各类无线收发机的锁相环中。随着社会的发展，信息交换量与日俱增，无线通信技术快速发展对无线收发机的锁相环中性能要求越来越高，鉴频鉴相器作为锁相环中的关键模块，对整个锁相环电路的性能影响很大。因此要进一步减小延迟时间及死区效应等非理想因素。

现有鉴频鉴相器鉴相频率低，关键路径延迟时间长，易造成死区效应且噪声性能差，如何减小关键路径延迟时间，减小死区效应是当前鉴频鉴相器的设计难点和重点。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提出一种动态逻辑结构的鉴频鉴相器，减小了关键路径延迟时间，减小电路晶体管使用数量，提高了噪声性能。

本发明解决技术的方案是：

一种动态逻辑结构的鉴频鉴相器，包括逻辑控制电路、鉴频鉴相电路、锁存电路和复位电路；

其中，逻辑控制电路包括第一非门、D触发器、第一与门、第二与门和第二非门；鉴频鉴相电路包括第一MOS管M1、第二MOS管M2、第三MOS 管M3、第四MOS管M4、第五MOS管M5和第六MOS管M6；锁存电路包括第一反相器、第三非门、第四非门、第二反相器、第五非门和第六非门；复位电路包括第三与门和第七非门；

其中，第一非门的输入端与外部振荡器连接；第一非门的输出端与第一与门的输入端连接；D触发器的输入端分别与外部振荡器和外部参考器连接；D 触发器的输出端与第一与门的输入端连接；第二非门的输入端与外部振荡器连接；第二非门的输出端与第二与门的输入端连接；第二与门的输入端分别与第二非门的输出端、外部参考器、第一与门的输入端连接；第二与门的输出端与第五MOS管M5的栅极连接；第一与门的输入端分别与第一非门的输出端、D 触发器的输出端、第二与门的输入端连接；第一与门的输出端与第三MOS管M3的栅极连接；

第一MOS管M1的源极与外部电源连接；第一MOS管M1的栅极分别与第二MOS管M2的栅极、第七非门的输出端、第四MOS管M4的栅极连接；第一MOS管M1的漏极分别与第二MOS管M2的漏极、第一反相器的输入端、第三非门的输出端连接；第二MOS管M2的漏极与第一MOS管M1的漏极连接；第二MOS管M2的栅极分别与第一MOS管M1的栅极、第七非门的输出端、第四MOS管M4的栅极连接；第二MOS管M2的源极与第三MOS管 M3的漏极连接；第三MOS管M3的漏极与第二MOS管M2的源极连接；第三MOS管M3的栅极与第一与门的输出端连接；第三MOS管M3的源极接地；第四MOS管M4的源极与外部电源连接；第四MOS管M4的栅极分别与第一 MOS管M1的栅极、第二MOS管M2的栅极、第七非门的输出端连接；第四 MOS管M4的漏极分别与第五MOS管M5的漏极、第五非门的输出端、第二反相器的输入端连接；第五MOS管M5的漏极分别与第四MOS管M4的漏极、第五非门的输出端连接；第五MOS管M5的栅极与外部振荡器连接；第五MOS 管M5的源极接地；