[发明专利]缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法、终端和存储介质

说明书

本发明公开了一种缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法，包括：在控制栅多晶硅上沉积硬掩膜；在硬掩膜上旋涂光刻胶，通过第一光罩曝光形成第一光刻图形，将第一光刻图形转移到硬掩膜,并去除光刻胶；在硬掩膜上旋涂光刻胶，使光刻胶和硬掩膜在Z字形控制栅多晶硅直边两侧竖直方向形成不同的错层结构，通过第二光罩曝光形成第二光刻图形，将第二光刻图形与硬掩膜交叠图形转移到控制栅多晶硅；去除光刻胶及硬掩膜，获得控制栅多晶硅刻蚀图形。

技术领域

本发明涉及集成电路制造领域，特别是涉及一种用于缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法、终端和存储介质。

背景技术

近年来，随着智能电子产品市场的飞速发展，各类微控制器(MCU)及SoC芯片的使用已经深入到汽车电子、工业控制和医疗产品等日常生活的各个方面。而高性能的MCU 或SoC产品都离不开高性能嵌入式闪存(embedded flash,E-Flash)内核的支持。

作为嵌入式存储器系统的核心部分，嵌入式闪存的器件单元技术对于整体产品起着至关重要的作用。如图1所示，在48nm和64nm嵌入式闪存工艺制程中，FLGT2 loop 字线端头浮栅隔离(FLGT2)掩模版的作用是处理Cell端头部分，隔断图中所示Z字形控制栅多晶硅部分，以保证隔断相邻的控制栅接触孔。在现有的工艺中，由于光刻极限的限制，导致刻蚀后FLGT2浮栅(CG)的关键尺寸过大，导致后续接触窗(CT)窗口小，以及 CG接触电阻(RS)偏大并存在断路风险。

发明内容

在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明要解决的技术问题是提供一种不改变现有光刻极限的条件下，相对现有技术能缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法。

相应的，本发明还提供了一种执行所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法的终端设备和一种实现所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法中步骤程序的存储介质。

解决上述技术问题，本发明提供一种缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法，包括以下步骤：

S1，在控制栅多晶硅上沉积硬掩膜；

S2，在硬掩膜上旋涂光刻胶，通过第一光罩曝光形成第一光刻图形，将第一光刻图形转移到硬掩膜,并去除光刻胶,第一光罩即FLGT2光罩用于处理CELL端头部分的光罩，用于隔断Z字形控制栅多晶硅；

S3，在硬掩膜上旋涂光刻胶，使光刻胶和硬掩膜在Z字形控制栅多晶硅直边两侧竖直方向形成不同的错层结构，通过第二光罩曝光形成第二光刻图形，将第二光刻图形与硬掩膜交叠图形转移到控制栅多晶硅；

S4，去除光刻胶及硬掩膜，获得控制栅多晶硅刻蚀图形。

可选择的，进一步改进所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法，所述第一光罩包括但不限于FLGT2光罩。字线端头浮栅隔离(FLGT2)掩模版用于处理CELL端头部分的光罩，用于隔断Z字形控制栅多晶硅。

可选择的，进一步改进所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法，所述硬掩膜包括但不限于SiO2或SiN。

可选择的，进一步改进所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法，所述不同的错层结构是Z字形控制栅多晶硅直边一侧的光刻胶伸出硬掩膜对控制栅多晶硅的一部分形成遮挡，该Z字形控制栅多晶硅直边另一侧硬掩膜露出其上方光刻胶。

可选择的，进一步改进所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法，步骤S2通过干法刻蚀将光刻图形转移到硬掩膜。