[发明专利]NOR Flash的工艺方法有效
申请号: | 202011415083.2 | 申请日: | 2020-12-07 |
公开(公告)号: | CN112635484B | 公开(公告)日: | 2022-10-04 |
发明(设计)人: | 李志林;齐翔羽 | 申请(专利权)人: | 华虹半导体(无锡)有限公司 |
主分类号: | H01L27/1157 | 分类号: | H01L27/1157;H01L27/11575;H01L27/11578 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 焦健 |
地址: | 214028 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | nor flash 工艺 方法 | ||
1.一种NOR Flash的工艺方法,其特征在于:包含如下的工艺步骤:
第一步,在衬底上形成NOR Flash的存储单元区域以及外围区域,分别制作各个隔离阱,进行阈值电压调节注入形成阈值电压调节注入层,并淀积形成存储单元区域多晶硅以及外围区域多晶硅;
第二步,涂覆光刻胶,通过掩膜版定义刻蚀打开存储单元区域多晶硅的窗口,将存储单元区域多晶硅暴露;所述掩膜版采用形成阈值电压调节注入层所用的掩膜版,降低工艺成本;
第三步,对打开的存储单元区域多晶硅的窗口内的存储单元区域多晶硅进行回刻蚀,进一步降低存储单元区域多晶硅的厚度;然后去除光刻胶;
第四步,在衬底整体表面淀积层间介质。
2.如权利要求1所述的NOR Flash的工艺方法,其特征在于:所述第一步中,淀积的存储单元区域多晶硅的高度高于外围区域多晶硅,在存储单元区域多晶硅和外围区域多晶硅衔接处由于高度差形成台阶。
3.如权利要求2所述的NOR Flash的工艺方法,其特征在于:所述的台阶的高度为750ű100Å。
4.如权利要求1所述的NOR Flash的工艺方法,其特征在于:所述第三步中,对存储单元区域多晶硅进行反刻蚀,进一步降低存储单元区域多晶硅的高度;刻蚀量为300Å。
5.如权利要求1所述的NOR Flash的工艺方法,其特征在于:所述第三步中,对存储单元区域多晶硅的回刻蚀采用干法刻蚀工艺。
6.如权利要求1所述的NOR Flash的工艺方法,其特征在于:所述第四步中进行层间介质的淀积,由于降低了台阶高度差,台阶处层间介质淀积覆盖性更好,难以形成空洞。
7.如权利要求1所述的NOR Flash的工艺方法,其特征在于:所述第四步中,还包括刻蚀形成接触孔,由于存储单元区域多晶硅的厚度降低,接触孔金属填充效果更好。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华虹半导体(无锡)有限公司,未经华虹半导体(无锡)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011415083.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的