[发明专利]半导体结构及其制造方法

说明书

本公开涉及半导体结构及其制造方法。一种方法，包括：在半导体区域之上沉积虚设栅极电介质层；沉积虚设栅极电极层；以及执行第一蚀刻工艺。蚀刻虚设栅极电极层的上部以形成虚设栅极电极的上部。方法还包括在虚设栅极电极的上部的侧壁上形成保护层，并且执行第二蚀刻工艺。蚀刻虚设栅极电极层的下部以形成虚设栅极电极的下部。然后使用保护层作为蚀刻掩模来执行第三蚀刻工艺以蚀刻虚设栅极电极的下部。虚设栅极电极通过第三蚀刻工艺而呈锥形。移除保护层，并且利用替换栅极电极来替换虚设栅极电极。

技术领域

本公开涉及半导体结构及其制造方法。

背景技术

集成电路(IC)材料和设计的技术进步已经产生了几代IC，其中每一代都具有比前几代更小且更复杂的电路。在IC演进的过程中，功能密度(例如，每芯片面积的互连器件的数量)通常增加而几何尺寸减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供收益。

这种按比例缩小还增加了加工和制造IC的复杂性，并且要实现这些进步，需要在IC加工和制造方面进行类似的发展。例如，已经引入了鳍式场效应晶体管(FinFET)来替代平面晶体管。FinFET的结构和制造FinFET的方法正在开发中。

FinFET的形成通常包括形成虚设栅极堆叠，以及利用替换栅极堆叠来替换虚设栅极堆叠。

发明内容

根据本公开的一个实施例，提供了一种制造半导体结构的方法，包括：在半导体区域之上沉积虚设栅极电介质层；在所述虚设栅极电介质层之上沉积虚设栅极电极层；执行第一蚀刻工艺，其中，所述虚设栅极电极层的上部被蚀刻以形成虚设栅极电极的上部；在所述虚设栅极电极的上部的侧壁上形成保护层；执行第二蚀刻工艺，其中，所述虚设栅极电极层的下部被蚀刻以形成所述虚设栅极电极的下部；使用所述保护层作为蚀刻掩模来执行第三蚀刻工艺以蚀刻所述虚设栅极电极的下部，其中，所述虚设栅极电极通过所述第三蚀刻工艺而呈锥形；移除所述保护层；以及利用替换栅极电极来替换所述虚设栅极电极。

根据本公开的另一实施例，提供了一种半导体结构，包括：突出的半导体鳍；第一栅极堆叠，在所述突出的半导体鳍上，其中，所述第一栅极堆叠包括第一侧壁，所述第一侧壁包括：第一下笔直部分，具有第一倾斜角；以及第一上笔直部分，具有大于所述第一倾斜角的第二倾斜角；以及第一栅极间隔件，与所述第一栅极堆叠的所述第一下笔直部分和所述第一上笔直部分两者接触。

根据本公开的又一实施例，提供了一种半导体结构，包括：半导体鳍；栅极电介质，在所述半导体鳍上；栅极电极，在所述栅极电介质之上，其中，所述栅极电极包括：上部，具有第一侧壁；以及下部，在所述上部之下并且接合到所述上部，其中，所述下部具有接合到所述第一侧壁的第二侧壁，并且其中，所述第一侧壁与所述第二侧壁相比更直立，并且所述第一侧壁和所述第二侧壁的倾斜角存在突变；以及栅极间隔件，与所述第一侧壁和所述第二侧壁接触。

附图说明

在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。

图1-图4、图5A、图5B、图6、图6A、图6B、图6C、图6D、图6E、图7-图10和图11A是根据一些实施例的形成鳍式场效应晶体管(FinFET)的中间阶段的透视图和/或横截面视图。

图6F、图6G、图6H和图6I是根据本公开的一些实施例的形成具有多于一个变窄部分的虚设栅极电极的中间阶段的横截面视图。

图11B-1、图11B-2和图11B-3示出了根据一些实施例的替换栅极的侧壁的过渡水平相对于鳍顶部的高度。

图12-图15是根据一些实施例的形成具有两个过渡区域的替换栅极的中间阶段的横截面视图。