[发明专利]可实现多选择比的抛光料浆组合物在审
申请号: | 202011417878.7 | 申请日: | 2020-12-07 |
公开(公告)号: | CN113004803A | 公开(公告)日: | 2021-06-22 |
发明(设计)人: | 申基柱;金廷润;朴光洙;崔秀完 | 申请(专利权)人: | 凯斯科技股份有限公司 |
主分类号: | C09G1/02 | 分类号: | C09G1/02;H01L21/306 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 张晓影 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 实现 选择 抛光 组合 | ||
本发明涉及可实现多选择比的抛光料浆组合物,更详细地,涉及抛光料浆组合物,包括:包括抛光粒子的抛光液;以及添加液,所述添加液包括带有酰胺键的聚合物及阳离子性聚合物。
技术领域
本发明涉及可实现多选择比的抛光料浆组合物,更具体地涉及用于半导体元件制造工艺的抛光料浆组合物。
背景技术
随着半导体元件越来越多样且高度集成化,开始使用一种能够形成细微图案的技术,这使得半导体元件的表面结构越来越复杂,表面膜的阶梯差也越来越大。在制造半导体元件的过程中使用化学机械抛光(CMP,chemical mechanical polishing)的平坦化技术来去除形成在基板的特定膜上的阶梯差。CMP工艺多用于平坦化工艺、逻辑(Logic)工艺,以及形成布线、接触插塞、接触过孔等金属导电膜的工艺,其中,平坦化工艺是去除为层间绝缘而过量成膜的绝缘膜的工艺,对在层间绝缘膜(interlayer dielectric,ILD)与芯片(chip)之间进行绝缘的用于浅槽隔离(shallow trench isolation;STI)的绝缘膜实施的工艺。例如,在对合并内存逻辑(merged memory logic,MML)元件进行的平坦化作业中,形成有至少4层多晶硅层的内存单元区域与形成有不到2层的多晶硅层的逻辑区域之间的阶梯差很大。在光刻工艺中,两个区域的阶梯差会引发内存区域与逻辑区域的散焦(defocusing)问题。为了缓解上述阶梯差,使用CMP平坦化工艺。在CMP工艺中,将确保氮化硅膜的抛光率的添加剂添加到料浆中来维持对氮化硅膜的高抛光速率性能并降低对氧化硅的抛光速率,由此实现对两种膜的选择比,然而上述方法难以控制和维持料浆的分散稳定性,并且每个工艺都必须替换料浆,因此CMP过程复杂并且成本较高。
发明內容
要解决的技术问题
本发明的目的在于解决上述问题,为此提供一种抛光料浆组合物,在抛光工艺中可以根据对象膜来实现多选择比并调节抛光速度,可用于半导体制造工艺中。
然而,本发明要解决的问题并非受限于上述言及的问题,未言及的其他问题将通过下面的记载由本领域普通技术人员所明确理解。
解决问题的技术方法
根据本发明一实施例的抛光料浆组合物,包括:包括抛光粒子的抛光液;以及添加液,所述添加液包括带有酰胺键的聚合物及阳离子性聚合物。
根据本发明一实施例,所述带有酰胺键的聚合物包括化学式1表示的聚合物中的至少任一种:
[化学式1]
在所述化学式1中,R1、R3及R4分别从氢、羟基、C1-30的烷基、C2-30的烯基、C2-30的炔基、C1-30的烷氧基、C6-30的芳基、C5-30的杂芳基(包括一个以上的N、O或S的杂原子)、C4-30的杂环基(包括一个以上的N、O或S的杂原子)、C7-30的芳烷基(aralkyl)、胺基、-NH(R4)-R5(其中,R4是C1-30的亚烷基或C2-30的亚烯基,R5是氢或羟基)、氨氧基、叠氮基及硫醇基中选择,
R2是单纯结合、置换或非置换的C1-30的亚烷基、C2-30的亚烯基、C7-30的环亚烷基、C6-30亚芳基、C7-30芳基亚烷基或C2-30亚炔基,n是1以上的整数。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于凯斯科技股份有限公司,未经凯斯科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011417878.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:原子层蚀刻方法
- 下一篇:有机发光二极管显示装置