[发明专利]一种基于FPGA卷积神经网络结构的光学像差畸变校正系统

权利要求书

1.一种基于FPGA卷积神经网络结构的光学像差畸变校正系统，其特征在于，包括探测相机、校正组件和FPGA卷积神经网络模型，所述探测相机为CDD相机，所述校正组件包括变形镜、凸透镜和半透半反镜；所述FPGA卷积神经网络模型包括卷积模块、非线性函数sigmoid模块、池化模块、中间量存储模块、全连接层模块，数据通过卷积模块和池化模块进行卷积运算和池化运算，各层之间通过非线性函数sigmoid模块实现激活连接。

2.如权利要求1所述的一种基于FPGA卷积神经网络结构的光学像差畸变校正系统，其特征在于，FPGA卷积神经网络模型的网络结构分为9层，每层都包含依序连接的3个卷积模块、1个位加模块和1个卷积模块，每层的不同的模块之间通过池化或插值的方式进行连接。

3.如权利要求2所述的一种基于FPGA卷积神经网络结构的光学像差畸变校正系统，其特征在于，所述FPGA卷积神经网络模型的第1～4层为下采样层，第5层为桥接层，第6～9层为上采样层，上采样通过转置卷积实现，中间层经过一次上采样操作，尺寸扩大为前一层的一倍，同时控制其通道数减少一半；第1～5层通过最大池化连接，第6～9层通过上卷积连接，第1～4层和第6～9层通过残差一一对应连接，并将下采样过程中的部分中间层复制到上采样层中，参与上采样过程，第6～9层的输出经过一次卷积操作后，得到最终的输出图像。

4.如权利要求3所述的一种基于FPGA卷积神经网络结构的光学像差畸变校正系统，其特征在于，在最大池化和下采样过程中，每次从4个像素中确定一个最大的作为结果；在上采用过程中采用行缓冲的结构，通过相邻像素的计算得到所需的结果。

5.如权利要求1所述的一种基于FPGA卷积神经网络结构的光学像差畸变校正系统，其特征在于，所述卷积模块由3个长度为28的行寄存器、3个长度为12的行寄存器和3×3的乘加阵列组成。

6.如权利要求1所述的一种基于FPGA卷积神经网络结构的光学像差畸变校正系统，其特征在于，非线性函数sigmoid模块将自变量对应的sigmoid函数值预先存储在ROM或RAM中，其中自变量作为地址输入，函数值作为这个模块的输出，以实现sigmoid函数。

7.如权利要求1所述的一种基于FPGA卷积神经网络结构的光学像差畸变校正系统，其特征在于，所述池化模块由2个长度为24的行寄存器、2个长度为8的行寄存器和2×2的乘加阵列组成。

8.如权利要求1所述的一种基于FPGA卷积神经网络结构的光学像差畸变校正系统，其特征在于，中间量存储模块用来存储每个池化模块产生的结果，并在卷积模块连接状态变化之后，将暂存的中间结果重新读出，输入给变化后的卷积模块。

9.如权利要求1所述的一种基于FPGA卷积神经网络结构的光学像差畸变校正系统，其特征在于，全连接层模块包括10个乘累加器，将数据与权重参数对应的输入全连接层模块，使用10个乘累加器，经过192个时钟周期后即可得到全连接层模块的输出结果。

10.如权利要求1所述的一种基于FPGA卷积神经网络结构的光学像差畸变校正系统，其特征在于，所述系统中输入图像的卷积计算采用3x3循环的并行计算结构，所述并行计算结构包含3个行缓冲，每个行缓冲后分别设有3个寄存器，当输入图像经1个行缓冲输入后，3个行缓冲预取3行的待处理数据，每个行缓冲后的3个寄存器对该行缓冲输出数据的前3个像素进行同时访问，将9个寄存器的输出结果合并；在数据处理过程中，3个行缓冲连续预取待处理数据，通过像素移位及合并9个寄存器的所有输出结果，即得到输入图像的卷积计算结果，并对输入图像的卷积计算结果进行数据重排。