[发明专利]一种绝缘体上应变硅/锗晶体管及其制备方法在审
申请号: | 202011419152.7 | 申请日: | 2020-12-07 |
公开(公告)号: | CN112635325A | 公开(公告)日: | 2021-04-09 |
发明(设计)人: | 亨利·H·阿达姆松;王桂磊;孔真真;罗雪;王云;薛静;叶甜春 | 申请(专利权)人: | 广东省大湾区集成电路与系统应用研究院 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/786 |
代理公司: | 北京辰权知识产权代理有限公司 11619 | 代理人: | 金铭 |
地址: | 510535 广东省广*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 绝缘体 应变 晶体管 及其 制备 方法 | ||
1.一种绝缘体上应变硅/锗晶体管的制备方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底为SOI衬底或GeOI衬底;
在所述半导体衬底上先制作栅极后形成应变引入层,或者先形成应变引入层后制作栅极;当所述半导体衬底的顶层为硅时,所述应变引入层为Si1-xGex层,0.01≤x≤0.7;当所述半导体衬底的顶层为锗时,所述应变引入层为Ge1-a-bSnaSib层,0.01≤a≤0.3,0.01≤a+b<1;
先制作栅极后形成应变引入层的方法是:在所述半导体衬底的顶层硅或顶层锗上制作栅极;在栅极两侧的顶层硅或顶层锗上分别形成应变引入层;去除应变引入层,对栅极两侧的顶层硅或顶层锗进行掺杂,形成源漏极;
先形成应变引入层后制作栅极的方法是:在所述半导体衬底的顶层硅或顶层锗上形成应变引入层、进行退火处理,去除所述应变引入层;之后在所述半导体衬底的顶层硅或顶层锗上形成栅极,并对栅极两侧的顶层硅或顶层锗进行掺杂,形成源漏极。
2.根据权利要求1所述的制备方法,其特征在于,在所述先制作栅极后形成应变引入层的方法和所述先形成应变引入层后制作栅极的方法中,应变引入层的形成方法都是:外延生长。
3.根据权利要求1或2所述的制备方法,其特征在于,在所述先制作栅极后形成应变引入层的方法和所述先形成应变引入层后制作栅极的方法中,应变引入层的去除方法都为:刻蚀。
4.根据权利要求1或2所述的制备方法,其特征在于,所述先制作栅极后形成应变引入层的方法中,在制作栅极之后和形成应变引入层之前:还对栅极两侧的顶层硅或顶层锗减薄。
5.根据权利要求1或2所述的制备方法,其特征在于,在所述先制作栅极后形成应变引入层的方法和所述先形成应变引入层后制作栅极的方法中,掺杂形成源漏极的方法是:
进行离子注入。
6.根据权利要求1或2所述的制备方法,其特征在于,在所述先制作栅极后形成应变引入层的方法和所述先形成应变引入层后制作栅极的方法中,掺杂形成源漏极的方法是:
在外延腔体中,在650~750℃下向待掺杂的表面吹扫掺杂源,然后在表面形成氧化层,进行快速热退火处理,最后去除所述氧化层。
7.根据权利要求1或2所述的制备方法,其特征在于,所述Ge1-a-bSnaSib层中,0.01≤a≤0.29。
8.根据权利要求1或2所述的制备方法,其特征在于,所述应变引入层的厚度为5~100nm。
9.采用权利要求4或5所述的制备方法得到的晶体管。
10.根据权利要求9所述的晶体管,其特征在于,所述半导体衬底顶层硅或锗的厚度为5~100nm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广东省大湾区集成电路与系统应用研究院,未经广东省大湾区集成电路与系统应用研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011419152.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造