[发明专利]含有三维存储阵列的处理器

权利要求书

1.一种三维处理器(100)，其特征在于含有：

一半导体衬底(0)；

至少一位于该半导体衬底(0)上的计算单元(110-i)，所述计算单元(110-i)含有一个包括第一ALC组件(180a)和第二ALC组件(180b)的算术逻辑电路ALC (180)、以及多个包括第一组(150a)和第二组(150b)的三维存储3D-M阵列(170a、170w…)，所述第一组(150a)包括至少所述第一3D-M阵列(170a…)，所述第二组(150b)包括至少所述第二3D-M阵列(170w…)，其中：

所述第一和第二ALC组件(180a、180b) 位于该半导体衬底(0)中；

所述第一组和第二组(150a、150b)分别堆叠在所述第一和第二ALC组件(180a、180b)上方；

所述3D-M阵列(170a、170w…)和所述ALC(180)通过多个接触通道孔(1av, 3av)实现电耦合；

一布线通道(186)，所述布线通道(186)为所述第一和第二ALC组件(180a、180b)之间实现电耦合。

2.根据权利要求1所述的三维处理器(100)，其特征还在于：所述第一组 (150a)还包括第三3D-M阵列(170c)，所述第一和第三3D-M阵列(170a、170c)具有相邻的第一和第三解码器(15a、15c)，所述第一和第三解码器(15a、15c)均位于半导体衬底(0)中并具有间隙(G)。

3.根据权利要求2所述的三维处理器(100)，其特征还在于：所述布线通道(186)位于所述间隙(G)中。

4.一种三维处理器(100)，其特征在于含有：

一半导体衬底(0)；

至少一位于该半导体衬底(0)上的计算单元(110-i)，所述计算单元(110-i)含有一个包括第一ALC组件(180a)和第二ALC组件(180b)的算术逻辑电路ALC (180)、以及多个包括第一组(150a)和第二组(150b)的三维存储3D-M阵列(170a、170w…)，所述第一组(150a)包括至少所述第一3D-M阵列(170a…)，所述第二组(150b)包括至少所述第二3D-M阵列(170w…)，其中：

所述第一和第二ALC组件(180a、180b) 位于该半导体衬底(0)中；

所述第一组和第二组(150a、180b)分别堆叠在所述第一和第二ALC组件(180a、180b)上方；

所述3D-M阵列(170a、170w…)和所述ALC(180)通过多个接触通道孔(1av, 3av)实现电耦合；

一布线通道(182或184)，所述布线通道(182或184)为所述ALC (180)与相邻ALC之间实现电耦合。

5.根据权利要求4所述的三维处理器(100)，其特征还在于：所述第一组 (150a)还包括第三3D-M阵列(170b)，所述第一和第三3D-M阵列(170a、170b)具有相邻的第一和第三解码器(17a、17b)，所述第一和第三解码器(15a、17b)均位于半导体衬底(0)中并具有间隙(G)。

6.根据权利要求5所述的三维处理器(100)，其特征还在于：所述布线通道(182)位于所述间隙(G)中。

7.根据权利要求1-6所述的三维处理器(100)，其特征还在于：所述3D-M阵列存储数学函数的查找表。

8.根据权利要求1-6所述的三维处理器(100)，其特征还在于：所述3D-M阵列存储数学模型的查找表。

9.根据权利要求1-8所述的三维处理器(100)，其特征还在于：所述3D-M阵列含有多个垂直堆叠的存储元，所有所述存储元不与任何半导体衬底接触。

10.根据权利要求1-8所述的三维处理器(100)，其特征还在于：所述接触通道孔(1av,3av)将所述3D-M阵列和所述ALC (180)电耦合，所有所述接触通道孔(1av, 3av)完全位于所述3D-M阵列与所述半导体衬底(0)之间、并不穿透任何半导体衬底。