[发明专利]CIS器件的源漏通孔刻蚀方法

说明书

本申请公开了一种CIS器件的源漏通孔刻蚀方法，涉及半导体制造领域。该方法包括提供制作有CIS器件的衬底；在衬底上依次形成第一金属硅化物阻挡层、第二金属硅化物阻挡层、通孔刻蚀停止层、层间介质层；通过光刻工艺定义源/漏通孔图案，CIS器件的源/漏区位于栅极结构的两侧；根据源/漏通孔图案，按第一刻蚀选择比自对准刻蚀层间介质层；根据源/漏通孔图案，按第二刻蚀选择比自对准刻蚀通孔刻蚀停止层和第二金属硅化物阻挡层；根据源/漏通孔图案，刻蚀第一金属硅化物阻挡层，形成源漏通孔；解决了目前小关键尺寸的CIS器件容易出现性能不达标的问题；达到了优化CIS产品的通孔工艺窗口，保证产品性能的效果。

技术领域

本申请涉及半导体制造领域，具体涉及一种CIS器件的源漏通孔刻蚀方法。

背景技术

随着半导体集成电路制造朝着更小关键尺寸及更高集成度的方向发展，特别是在深亚微米条件下，对工艺的精度和难度要求越来越高。而利用金属硅化物阻挡(Silicideblock)做通孔自对准的新工艺可以在现有条件下有效地减轻光刻工艺中光刻精度和线宽尺寸的压力，CMOS图形传感器(CMOS Image Sensor，CIS)产品性能也得到的了提高。

对于65nm工艺的CIS产品，可以通过减小源/漏端的离子注入面积来达到像素单元在光电二极管收集光电量一定的情况下，增强光点二极管信号的目的。这对源/漏端通孔工艺精度的要求更高：要求通孔必须停在源/漏端离子注入区内，否则，光电二极管的结电容不易控制，导致CIS产品性能不达标。

发明内容

为了解决相关技术中的问题，本申请提供了一种CIS器件的源漏通孔刻蚀方法。该技术方案如下：

一方面，本申请实施例提供了一种CIS器件的源漏通孔刻蚀方法，该方法包括：

提供制作有CIS器件的衬底；

在衬底上依次形成第一金属硅化物阻挡层、第二金属硅化物阻挡层、通孔刻蚀停止层、层间介质层；

通过光刻工艺定义源/漏通孔图案，CIS器件的源/漏区位于栅极结构的两侧；

根据源/漏通孔图案，按第一刻蚀选择比自对准刻蚀层间介质层，第一刻蚀选择比令层间介质层的刻蚀速率大于通孔刻蚀停止层的刻蚀速率；

根据源/漏通孔图案，按第二刻蚀选择比自对准刻蚀通孔刻蚀停止层和第二金属硅化物阻挡层，第二刻蚀选择比令通孔刻蚀停止层和第二金属硅化物阻挡层的刻蚀速率大于第一金属硅化物阻挡层的刻蚀速率；

根据源/漏通孔图案，刻蚀第一金属硅化物阻挡层，形成源漏通孔。

可选的，第一金属硅化物阻挡层的材料为氧化物，第二金属硅化物阻挡层的材料为氮化硅。

可选的，通孔刻蚀阻挡层的材料为氮化硅。

可选的，栅极结构包括多晶硅栅和栅极侧墙，栅极侧墙由氧化层和氮化硅层组成；

在栅极侧墙中，氮化硅层位于氧化层的外侧。

可选的，衬底中形成有光电二极管。

本申请技术方案，至少包括如下优点：

通过在制作有CIS器件的衬底上依次形成第一金属硅化物阻挡层、第二金属硅化物阻挡层、通孔刻蚀停止层、层间介质层；通过光刻工艺定义源/漏通孔图案；根据源/漏通孔图案，按第一刻蚀选择比自对准刻蚀层间介质层，第一刻蚀选择比令层间介质层的刻蚀速率大于通孔刻蚀停止层的刻蚀速率；根据源/漏通孔图案，按第二刻蚀选择比自对准刻蚀通孔刻蚀停止层和第二金属硅化物阻挡层，第二刻蚀选择比令通孔刻蚀停止层和第二金属硅化物阻挡层的刻蚀速率大于第一金属硅化物阻挡层的刻蚀速率；根据源/漏通孔图案，刻蚀第一金属硅化物阻挡层，形成源/漏通孔；解决了目前小关键尺寸的CIS器件容易出现性能不达标的问题；达到了优化CIS产品的通孔工艺窗口，保证产品性能的效果。