[发明专利]支持高吞吐多精度乘法运算的RISC-V通用处理器

权利要求书

1.一种支持高吞吐多精度乘法运算的RISC-V通用处理器，其特征在于，包括独立的乘法器数据通路，所述乘法器数据通路将多精度乘法器的数据通路与其他运算单元的数据通路分离，且多精度指令在执行阶段之后直接进入寄存器写回阶段而不用经过访存阶段，减少流水线寄存器的使用并节省面积和功耗，所述多精度乘法器具有独立的数据通路，进行将浮点乘法的结果写入矢量化寄存器文件VRF；

还包括通用寄存器和向量寄存器结合的寄存器文件，通用寄存器文件GRF是给整数运算指令提供整数类型的操作，在通用寄存器文件的基础上，添加了矢量化寄存器文件VRF，用于给浮点运算指令和低精度浮点乘法指令提供浮点操作数；

所述矢量化寄存器文件VRF被设置为两组独立的寄存器文件，每组寄存器文件的宽度为128bit，深度为16，均具有两读一写端口；

第一组寄存器bank0的寄存器地址编号均为偶数，从上到下的寄存器地址分别为v0，v2，v4…v30，第二组寄存器bank1的寄存器地址编号均为奇数，从上到下的寄存器地址分别为v1、v3、v5…v31。

2.根据权利要求1所述的一种支持高吞吐多精度乘法运算的RISC-V通用处理器，其特征在于，所有精度的乘法结果均通过固定的延迟进入寄存器写回阶段，等待的数据为FP16的乘法结果，那么在第一个乘法周期便将结果数据转发至译码阶段；需要的数据为FP32和FP64的乘法结果，那么需要在第二个或第三个乘法周期才能将乘法结果转发至译码阶段。

3.根据权利要求1所述的一种支持高吞吐多精度乘法运算的RISC-V通用处理器，其特征在于，以SIMD形式进行低精度乘法运算的扩展指令；

vfmul.{precision}vrd,vrs1,vrs2为低精度矢量乘法指令，{precision}指定了乘法指令的精度，有两个选项single(FP32)和half(FP16)；vfmadd.{precision}vrd,vrs1,vrs2,vrs3为低精度矢量乘累加指令，vfmul.single进行4个FP32乘法，vfmul.half进行16个FP16乘法；vld.{precision}vrd,rs1,imm为矢量加载指令，用于从存储器中连续读取数据并送入到向量寄存器中；vst.{precision}vrs1,rs2,imm用于将向量寄存器中的数据存入存储器中；ldcvt.{dprec}{sprec}vrd,rs1,index用于将rs1中的数据转换精度后存入到向量寄存器中，cvt.{dprec}{sprec}rd,rs1用于将rs1中的数据转换精度后存入到普通的标量寄存器，broadcast.{width}vrd,rs1用于将rs1的数据复制多份后存入向量寄存器。