[发明专利]基于FPGA+DSP架构的二值化图像目标检测方法及装置

权利要求书

1.一种基于FPGA+DSP架构的二值化图像目标检测方法，其特征在于，包括如下步骤：

步骤1：输入二值化视频图像；

步骤2：采用FPGA芯片提取所述图像的行特征，所述行特征包括目标在当前行的最大宽度HT_width、目标在当前行的最右边位置HH_right和目标最低点对应的行位置V_bottom；

步骤3：根据所述提取的图像行特征，采用DSP芯片计算目标在图像中的特征参数，所述特征参数包括目标宽度TW、目标高度V_height、目标面积S、目标的中心位置，最后输出目标检测结果；

步骤2中，目标在当前行的最右边位置HH_right通过如下方法获得，

通过第二同步计数器D6对当前行的水平方向位置计数，第二同步计数器D2采用图像像素时钟PLK为计数时钟，采用行周期时基信号HB为同步清零脉冲；当HB为高电平时，D2开始水平方向位置计数；

通过第三数据锁存器D7记录当前行的实时目标右沿位置，第三数据锁存器D7和第一数据锁存器D2的控制信号均为控制信号HOLD，当控制信号HOLD有效时，第三数据锁存器D7读取第二同步计数器D6的当前数据；

通过第四数据锁存器D8记录当前行的目标最右边位置HH_right，第四数据锁存器D8读取第三数据锁存器D7的数据；当前行的行采样脉冲信号TGFE为第二数据锁存器D3的控制信号，当前行的行采样脉冲信号TGFE上升沿到来时，第四数据锁存器D8输出数据为当前行的目标最右边位置HH_right；

步骤2中，目标最低点对应的行位置Vbottom通过如下方法获得，

通过第三同步计数器D9对当前垂直方向位置计数，第三同步计数器D9采用行周期时基信号HB为计数时钟，采用帧周期时基信号VB为同步清零脉冲，当VB为高电平时，D9开始垂直方向位置计数；

通过第五数据锁存器D10记录目标的当前垂直位置，第五数据锁存器D10的控制信号为二值化目标信号Target，当Target为高电平时，时，第五数据锁存器D10读取第三同步计数器D9的当前数据；采用帧周期时基信号VB为同步清零脉冲；

通过第六数据锁存器D11记录目标最低点对应的行位置V_bottom，第六数据锁存器D11读取第五数据锁存器D10的数据；最后一个目标行结束，采样脉冲信号TGFE上升沿到来时，第六数据锁存器D11输出数据为目标最低点对应的行位置V_bottom。

2.根据权利要求1所述的基于FPGA+DSP架构的二值化图像目标检测方法，其特征在于：步骤2中，目标在当前行的最大宽度HT_width通过如下方法获得，包括如下步骤：

通过第一同步计数器D1对当前行中的当前目标宽度计数，第一同步计数器D1采用图像像素时钟PLK为计数时钟，采用二值化目标信号Target为同步清零脉冲；当Target为高电平时，D1开始计数；

通过第一数据锁存器D2记录当前行的实时目标宽度，当同步计数器D1的当前数据大于第一数据锁存器D2的当前数据时，第一数据锁存器D2的控制信号HOLD有效，第一数据锁存器D2的数据更新为同步计数器D1的当前数据；

通过第二数据锁存器D3记录当前行的目标最大宽度HT_width，第二数据锁存器D3读取第一数据锁存器D2的数据；当前行的行采样脉冲信号TGFE为第二数据锁存器D3的控制信号，当前行的行采样脉冲信号TGFE上升沿到来时，第二数据锁存器D3输出数据为当前行的目标最大宽度HT_width。